git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX600_RX64M_RSK_GCC_e2studio/src/IntQueueTimer.c

   1 /*\r
   2     FreeRTOS V8.2.0rc1 - Copyright (C) 2014 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  12 \r
  13     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  14     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  15     >>!   obliged to provide the source code for proprietary components     !<<\r
  16     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  17 \r
  18     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  19     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  20     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  21     link: http://www.freertos.org/a00114.html\r
  22 \r
  23     1 tab == 4 spaces!\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  28      *    not run, what could be wrong?".  Have you defined configASSERT()?  *\r
  29      *                                                                       *\r
  30      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  31      *                                                                       *\r
  32     ***************************************************************************\r
  33 \r
  34     ***************************************************************************\r
  35      *                                                                       *\r
  36      *    FreeRTOS provides completely free yet professionally developed,    *\r
  37      *    robust, strictly quality controlled, supported, and cross          *\r
  38      *    platform software that is more than just the market leader, it     *\r
  39      *    is the industry's de facto standard.                               *\r
  40      *                                                                       *\r
  41      *    Help yourself get started quickly while simultaneously helping     *\r
  42      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  43      *    tutorial book, reference manual, or both:                          *\r
  44      *    http://www.FreeRTOS.org/Documentation                              *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     ***************************************************************************\r
  49      *                                                                       *\r
  50      *   Investing in training allows your team to be as productive as       *\r
  51      *   possible as early as possible, lowering your overall development    *\r
  52      *   cost, and enabling you to bring a more robust product to market     *\r
  53      *   earlier than would otherwise be possible.  Richard Barry is both    *\r
  54      *   the architect and key author of FreeRTOS, and so also the world's   *\r
  55      *   leading authority on what is the world's most popular real time     *\r
  56      *   kernel for deeply embedded MCU designs.  Obtaining your training    *\r
  57      *   from Richard ensures your team will gain directly from his in-depth *\r
  58      *   product knowledge and years of usage experience.  Contact Real Time *\r
  59      *   Engineers Ltd to enquire about the FreeRTOS Masterclass, presented  *\r
  60      *   by Richard Barry:  http://www.FreeRTOS.org/contact\r
  61      *                                                                       *\r
  62     ***************************************************************************\r
  63 \r
  64     ***************************************************************************\r
  65      *                                                                       *\r
  66      *    You are receiving this top quality software for free.  Please play *\r
  67      *    fair and reciprocate by reporting any suspected issues and         *\r
  68      *    participating in the community forum:                              *\r
  69      *    http://www.FreeRTOS.org/support                                    *\r
  70      *                                                                       *\r
  71      *    Thank you!                                                         *\r
  72      *                                                                       *\r
  73     ***************************************************************************\r
  74 \r
  75     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  76     license and Real Time Engineers Ltd. contact details.\r
  77 \r
  78     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  79     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  80     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  81 \r
  82     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  83     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  84 \r
  85     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  86     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  87     licenses offer ticketed support, indemnification and commercial middleware.\r
  88 \r
  89     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  90     engineered and independently SIL3 certified version for use in safety and\r
  91     mission critical applications that require provable dependability.\r
  92 \r
  93     1 tab == 4 spaces!\r
  94 */\r
  95 \r
  96 /*\r
  97  * This file contains the non-portable and therefore RX64M specific parts of\r
  98  * the IntQueue standard demo task - namely the configuration of the timers\r
  99  * that generate the interrupts and the interrupt entry points.\r
 100  */\r
 101 \r
 102 /* Scheduler includes. */\r
 103 #include "FreeRTOS.h"\r
 104 #include "task.h"\r
 105 \r
 106 /* Demo includes. */\r
 107 #include "IntQueueTimer.h"\r
 108 #include "IntQueue.h"\r
 109 \r
 110 /* Hardware specifics. */\r
 111 #include "iodefine.h"\r
 112 #include "rskrx64mdef.h"\r
 113 \r
 114 #define IPR_PERIB_INTB128       128\r
 115 #define IPR_PERIB_INTB129       129\r
 116 #define IER_PERIB_INTB128       0x10\r
 117 #define IER_PERIB_INTB129       0x10\r
 118 #define IEN_PERIB_INTB128       IEN0\r
 119 #define IEN_PERIB_INTB129       IEN1\r
 120 #define IR_PERIB_INTB128        128\r
 121 #define IR_PERIB_INTB129        129\r
 122 \r
 123 void vIntQTimerISR0( void ) __attribute__ ((interrupt));\r
 124 void vIntQTimerISR1( void ) __attribute__ ((interrupt));\r
 125 \r
 126 #define tmrTIMER_0_1_FREQUENCY  ( 2000UL )\r
 127 #define tmrTIMER_2_3_FREQUENCY  ( 2001UL )\r
 128 \r
 129 void vInitialiseTimerForIntQueueTest( void )\r
 130 {\r
 131         /* Ensure interrupts do not start until full configuration is complete. */\r
 132         portENTER_CRITICAL();\r
 133         {\r
 134                 /* Give write access. */\r
 135                 SYSTEM.PRCR.WORD = 0xa502;\r
 136 \r
 137                 /* Cascade two 8bit timer channels to generate the interrupts. \r
 138                 8bit timer unit 1 (TMR0 and TMR1) and 8bit timer unit 2 (TMR2 and TMR3 are\r
 139                 utilised for this test. */\r
 140 \r
 141                 /* Enable the timers. */\r
 142                 SYSTEM.MSTPCRA.BIT.MSTPA5 = 0;\r
 143                 SYSTEM.MSTPCRA.BIT.MSTPA4 = 0;\r
 144 \r
 145                 /* Enable compare match A interrupt request. */\r
 146                 TMR0.TCR.BIT.CMIEA = 1;\r
 147                 TMR2.TCR.BIT.CMIEA = 1;\r
 148 \r
 149                 /* Clear the timer on compare match A. */\r
 150                 TMR0.TCR.BIT.CCLR = 1;\r
 151                 TMR2.TCR.BIT.CCLR = 1;\r
 152 \r
 153                 /* Set the compare match value. */\r
 154                 TMR01.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );\r
 155                 TMR23.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );\r
 156 \r
 157                 /* 16 bit operation ( count from timer 1,2 ). */\r
 158                 TMR0.TCCR.BIT.CSS = 3;\r
 159                 TMR2.TCCR.BIT.CSS = 3;\r
 160         \r
 161                 /* Use PCLK as the input. */\r
 162                 TMR1.TCCR.BIT.CSS = 1;\r
 163                 TMR3.TCCR.BIT.CSS = 1;\r
 164         \r
 165                 /* Divide PCLK by 8. */\r
 166                 TMR1.TCCR.BIT.CKS = 2;\r
 167                 TMR3.TCCR.BIT.CKS = 2;\r
 168 \r
 169                 /* Enable TMR 0, 2 interrupts. */\r
 170                 TMR0.TCR.BIT.CMIEA = 1;\r
 171                 TMR2.TCR.BIT.CMIEA = 1;\r
 172 \r
 173                 /* Map TMR0 CMIA0 interrupt to vector slot B number 128 and set\r
 174                 priority above the kernel's priority, but below the max syscall\r
 175                 priority. */\r
 176             ICU.SLIBXR128.BYTE = 3; /* Three is TMR0 compare match A. */\r
 177             IPR( PERIB, INTB128 ) = configMAX_SYSCALL_INTERRUPT_PRIORITY - 1;\r
 178                 IEN( PERIB, INTB128 ) = 1;\r
 179 \r
 180                 /* Ensure that the flag is set to 0, otherwise the interrupt will not be\r
 181                 accepted. */\r
 182                 IR( PERIB, INTB128 ) = 0;\r
 183 \r
 184                 /* Do the same for TMR2, but to vector 129. */\r
 185             ICU.SLIBXR129.BYTE = 9; /* Nine is TMR2 compare match A. */\r
 186             IPR( PERIB, INTB129 ) = configMAX_SYSCALL_INTERRUPT_PRIORITY - 2;\r
 187                 IEN( PERIB, INTB129 ) = 1;\r
 188                 IR( PERIB, INTB129 ) = 0;\r
 189         }\r
 190         portEXIT_CRITICAL();\r
 191 }\r
 192 /*-----------------------------------------------------------*/\r
 193 \r
 194 /* On vector 128. */\r
 195 void vIntQTimerISR0( void )\r
 196 {\r
 197         /* Enable interrupts to allow interrupt nesting. */\r
 198         __asm volatile( "setpsw i" );\r
 199 \r
 200         portYIELD_FROM_ISR( xFirstTimerHandler() );\r
 201 }\r
 202 /*-----------------------------------------------------------*/\r
 203 \r
 204 /* On vector 129. */\r
 205 void vIntQTimerISR1( void )\r
 206 {\r
 207         /* Enable interrupts to allow interrupt nesting. */\r
 208         __asm volatile( "setpsw i" );\r
 209 \r
 210         portYIELD_FROM_ISR( xSecondTimerHandler() );\r
 211 }\r
 212 \r
 213 \r
 214 \r
 215 \r