git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/SuperH_SH7216_Renesas/RTOSDemo/webserver/EMAC.c

   1 /*\r
   2     FreeRTOS V7.4.2 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     FEATURES AND PORTS ARE ADDED TO FREERTOS ALL THE TIME.  PLEASE VISIT\r
   5     http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
  10      *    Complete, revised, and edited pdf reference manuals are also       *\r
  11      *    available.                                                         *\r
  12      *                                                                       *\r
  13      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  14      *    ensuring you get running as quickly as possible and with an        *\r
  15      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  16      *    the FreeRTOS project to continue with its mission of providing     *\r
  17      *    professional grade, cross platform, de facto standard solutions    *\r
  18      *    for microcontrollers - completely free of charge!                  *\r
  19      *                                                                       *\r
  20      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  21      *                                                                       *\r
  22      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  23      *                                                                       *\r
  24     ***************************************************************************\r
  25 \r
  26 \r
  27     This file is part of the FreeRTOS distribution.\r
  28 \r
  29     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  30     the terms of the GNU General Public License (version 2) as published by the\r
  31     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  32 \r
  33     >>>>>>NOTE<<<<<< The modification to the GPL is included to allow you to\r
  34     distribute a combined work that includes FreeRTOS without being obliged to\r
  35     provide the source code for proprietary components outside of the FreeRTOS\r
  36     kernel.\r
  37 \r
  38     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  39     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  40     FOR A PARTICULAR PURPOSE.  See the GNU General Public License for more\r
  41     details. You should have received a copy of the GNU General Public License\r
  42     and the FreeRTOS license exception along with FreeRTOS; if not it can be\r
  43     viewed here: http://www.freertos.org/a00114.html and also obtained by\r
  44     writing to Real Time Engineers Ltd., contact details for whom are available\r
  45     on the FreeRTOS WEB site.\r
  46 \r
  47     1 tab == 4 spaces!\r
  48 \r
  49     ***************************************************************************\r
  50      *                                                                       *\r
  51      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  52      *    not run, what could be wrong?"                                     *\r
  53      *                                                                       *\r
  54      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  55      *                                                                       *\r
  56     ***************************************************************************\r
  57 \r
  58 \r
  59     http://www.FreeRTOS.org - Documentation, books, training, latest versions, \r
  60     license and Real Time Engineers Ltd. contact details.\r
  61 \r
  62     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  63     including FreeRTOS+Trace - an indispensable productivity tool, and our new\r
  64     fully thread aware and reentrant UDP/IP stack.\r
  65 \r
  66     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High \r
  67     Integrity Systems, who sell the code with commercial support, \r
  68     indemnification and middleware, under the OpenRTOS brand.\r
  69     \r
  70     http://www.SafeRTOS.com - High Integrity Systems also provide a safety \r
  71     engineered and independently SIL3 certified version for use in safety and \r
  72     mission critical applications that require provable dependability.\r
  73 */\r
  74 \r
  75 /* Hardware specific includes. */\r
  76 #include "iodefine.h"\r
  77 #include "typedefine.h"\r
  78 #include "hwEthernet.h"\r
  79 #include "hwEthernetPhy.h"\r
  80 \r
  81 /* FreeRTOS includes. */\r
  82 #include "FreeRTOS.h"\r
  83 #include "task.h"\r
  84 #include "semphr.h"\r
  85 \r
  86 /* uIP includes. */\r
  87 #include "net/uip.h"\r
  88 \r
  89 /* The time to wait between attempts to obtain a free buffer. */\r
  90 #define emacBUFFER_WAIT_DELAY_ms                ( 3 / portTICK_RATE_MS )\r
  91 \r
  92 /* The number of times emacBUFFER_WAIT_DELAY_ms should be waited before giving\r
  93 up on attempting to obtain a free buffer all together. */\r
  94 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  95 \r
  96 /* The number of Rx descriptors. */\r
  97 #define emacNUM_RX_DESCRIPTORS  3\r
  98 \r
  99 /* The number of Tx descriptors.  When using uIP there is not point in having\r
 100 more than two. */\r
 101 #define emacNUM_TX_BUFFERS      2\r
 102 \r
 103 /* The total number of EMAC buffers to allocate. */\r
 104 #define emacNUM_BUFFERS         ( emacNUM_RX_DESCRIPTORS + emacNUM_TX_BUFFERS )\r
 105 \r
 106 /* The time to wait for the Tx descriptor to become free. */\r
 107 #define emacTX_WAIT_DELAY_ms ( 10 / portTICK_RATE_MS )\r
 108 \r
 109 /* The total number of times to wait emacTX_WAIT_DELAY_ms for the Tx descriptor to\r
 110 become free. */\r
 111 #define emacTX_WAIT_ATTEMPTS ( 5 )\r
 112 \r
 113 /* Only Rx end and Tx end interrupts are used by this driver. */\r
 114 #define emacTX_END_INTERRUPT    ( 1UL << 21UL )\r
 115 #define emacRX_END_INTERRUPT    ( 1UL << 18UL )\r
 116 \r
 117 /*-----------------------------------------------------------*/\r
 118 \r
 119 /* The buffers and descriptors themselves. */\r
 120 #pragma section RX_DESCR\r
 121         ethfifo xRxDescriptors[ emacNUM_RX_DESCRIPTORS ];\r
 122 #pragma section TX_DESCR\r
 123         ethfifo xTxDescriptors[ emacNUM_TX_BUFFERS ];\r
 124 #pragma section _ETHERNET_BUFFERS\r
 125         char xEthernetBuffers[ emacNUM_BUFFERS ][ UIP_BUFSIZE ];\r
 126 #pragma section\r
 127 \r
 128 /* Used to indicate which buffers are free and which are in use.  If an index\r
 129 contains 0 then the corresponding buffer in xEthernetBuffers is free, otherwise \r
 130 the buffer is in use or about to be used. */\r
 131 static unsigned char ucBufferInUse[ emacNUM_BUFFERS ];\r
 132 \r
 133 /*-----------------------------------------------------------*/\r
 134 \r
 135 /*\r
 136  * Initialise both the Rx and Tx descriptors.\r
 137  */\r
 138 static void prvInitialiseDescriptors( void );\r
 139 \r
 140 /*\r
 141  * Return a pointer to a free buffer within xEthernetBuffers.\r
 142  */\r
 143 static unsigned char *prvGetNextBuffer( void );\r
 144 \r
 145 /*\r
 146  * Return a buffer to the list of free buffers.\r
 147  */\r
 148 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 149 \r
 150 /*\r
 151  * Examine the status of the next Rx FIFO to see if it contains new data.\r
 152  */\r
 153 static unsigned long prvCheckRxFifoStatus( void );\r
 154 \r
 155 /*\r
 156  * Setup the microcontroller for communication with the PHY.\r
 157  */\r
 158 static void prvSetupPortPinsAndReset( void );\r
 159 \r
 160 /*\r
 161  * Configure the Ethernet interface peripherals.\r
 162  */\r
 163 static void prvConfigureEtherCAndEDMAC( void );\r
 164 \r
 165 /*\r
 166  * Something has gone wrong with the descriptor usage.  Reset all the buffers\r
 167  * and descriptors.\r
 168  */\r
 169 static void prvResetEverything( void );\r
 170 \r
 171 /*-----------------------------------------------------------*/\r
 172 \r
 173 /* Points to the Rx descriptor currently in use. */\r
 174 static ethfifo *xCurrentRxDesc = NULL;\r
 175 \r
 176 /* The buffer used by the uIP stack to both receive and send.  This points to\r
 177 one of the Ethernet buffers when its actually in use. */\r
 178 unsigned char *uip_buf = NULL;\r
 179 \r
 180 /*-----------------------------------------------------------*/\r
 181 \r
 182 void vInitEmac( void )\r
 183 {\r
 184         /* Setup the SH hardware for MII communications. */\r
 185         prvSetupPortPinsAndReset();\r
 186         \r
 187         /* Set the Rx and Tx descriptors into their initial state. */\r
 188         prvInitialiseDescriptors();\r
 189 \r
 190         /* Set the MAC address into the ETHERC */\r
 191         EtherC.MAHR =   ( ( unsigned long ) configMAC_ADDR0 << 24UL ) | \r
 192                                         ( ( unsigned long ) configMAC_ADDR1 << 16UL ) | \r
 193                                         ( ( unsigned long ) configMAC_ADDR2 << 8UL ) | \r
 194                                         ( unsigned long ) configMAC_ADDR3;\r
 195                                         \r
 196         EtherC.MALR.BIT.MA = ( ( unsigned long ) configMAC_ADDR4 << 8UL ) |\r
 197                                                  ( unsigned long ) configMAC_ADDR5;\r
 198 \r
 199         /* Perform rest of interface hardware configuration. */\r
 200         prvConfigureEtherCAndEDMAC();\r
 201         \r
 202         /* Nothing received yet, so uip_buf points nowhere. */\r
 203         uip_buf = NULL;\r
 204 \r
 205         /* Initialize the PHY */\r
 206         phyReset();\r
 207 }\r
 208 /*-----------------------------------------------------------*/\r
 209 \r
 210 void vEMACWrite( void )\r
 211 {\r
 212 long x;\r
 213 \r
 214         /* Wait until the second transmission of the last packet has completed. */\r
 215         for( x = 0; x < emacTX_WAIT_ATTEMPTS; x++ )\r
 216         {\r
 217                 if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 218                 {\r
 219                         /* Descriptor is still active. */\r
 220                         vTaskDelay( emacTX_WAIT_DELAY_ms );\r
 221                 }\r
 222                 else\r
 223                 {\r
 224                         break;\r
 225                 }\r
 226         }\r
 227         \r
 228         /* Is the descriptor free after waiting for it? */\r
 229         if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 230         {\r
 231                 /* Something has gone wrong. */\r
 232                 prvResetEverything();\r
 233         }\r
 234         \r
 235         /* Setup both descriptors to transmit the frame. */\r
 236         xTxDescriptors[ 0 ].buf_p = ( char * ) uip_buf;\r
 237         xTxDescriptors[ 0 ].bufsize = uip_len;  \r
 238         xTxDescriptors[ 1 ].buf_p = ( char * ) uip_buf;\r
 239         xTxDescriptors[ 1 ].bufsize = uip_len;\r
 240 \r
 241         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer\r
 242         for use by the stack. */\r
 243         uip_buf = prvGetNextBuffer();\r
 244 \r
 245         /* Clear previous settings and go. */\r
 246         xTxDescriptors[0].status &= ~( FP1 | FP0 );\r
 247         xTxDescriptors[0].status |= ( FP1 | FP0 | ACT );\r
 248         xTxDescriptors[1].status &= ~( FP1 | FP0 );\r
 249         xTxDescriptors[1].status |= ( FP1 | FP0 | ACT );\r
 250 \r
 251         EDMAC.EDTRR.LONG = 0x00000001;\r
 252 }\r
 253 /*-----------------------------------------------------------*/\r
 254 \r
 255 unsigned long ulEMACRead( void )\r
 256 {\r
 257 unsigned long ulBytesReceived;\r
 258 \r
 259         ulBytesReceived = prvCheckRxFifoStatus();\r
 260 \r
 261         if( ulBytesReceived > 0 )\r
 262         {\r
 263                 xCurrentRxDesc->status &= ~( FP1 | FP0 );\r
 264                 xCurrentRxDesc->status |= ACT;                  \r
 265 \r
 266                 if( EDMAC.EDRRR.LONG == 0x00000000L )\r
 267                 {\r
 268                         /* Restart Ethernet if it has stopped */\r
 269                         EDMAC.EDRRR.LONG = 0x00000001L;\r
 270                 }\r
 271 \r
 272                 /* Mark the pxDescriptor buffer as free as uip_buf is going to be set to\r
 273                 the buffer that contains the received data. */\r
 274                 prvReturnBuffer( uip_buf );\r
 275                 \r
 276                 uip_buf = ( void * ) xCurrentRxDesc->buf_p;\r
 277 \r
 278                 /* Move onto the next buffer in the ring. */\r
 279                 xCurrentRxDesc = xCurrentRxDesc->next;\r
 280         }\r
 281 \r
 282         return ulBytesReceived;\r
 283 }\r
 284 /*-----------------------------------------------------------*/\r
 285 \r
 286 long lEMACWaitForLink( void )\r
 287 {\r
 288 long lReturn;\r
 289 \r
 290         /* Set the link status. */\r
 291         switch( phyStatus() )\r
 292         {\r
 293                 /* Half duplex link */\r
 294                 case PHY_LINK_100H:\r
 295                 case PHY_LINK_10H:\r
 296                                                                 EtherC.ECMR.BIT.DM = 0;\r
 297                                                                 lReturn = pdPASS;\r
 298                                                                 break;\r
 299 \r
 300                 /* Full duplex link */\r
 301                 case PHY_LINK_100F:\r
 302                 case PHY_LINK_10F:\r
 303                                                                 EtherC.ECMR.BIT.DM = 1;\r
 304                                                                 lReturn = pdPASS;\r
 305                                                                 break;\r
 306 \r
 307                 default:\r
 308                                                                 lReturn = pdFAIL;\r
 309                                                                 break;\r
 310         }\r
 311 \r
 312         if( lReturn == pdPASS )\r
 313         {\r
 314                 /* Enable receive and transmit. */\r
 315                 EtherC.ECMR.BIT.RE = 1;\r
 316                 EtherC.ECMR.BIT.TE = 1;\r
 317 \r
 318                 /* Enable EDMAC receive */\r
 319                 EDMAC.EDRRR.LONG = 0x1;\r
 320         }\r
 321         \r
 322         return lReturn;\r
 323 }\r
 324 /*-----------------------------------------------------------*/\r
 325 \r
 326 static void prvInitialiseDescriptors( void )\r
 327 {\r
 328 ethfifo *pxDescriptor;\r
 329 long x;\r
 330 \r
 331         for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 332         {\r
 333                 /* Ensure none of the buffers are shown as in use at the start. */\r
 334                 ucBufferInUse[ x ] = pdFALSE;\r
 335         }\r
 336 \r
 337         /* Initialise the Rx descriptors. */\r
 338         for( x = 0; x < emacNUM_RX_DESCRIPTORS; x++ )\r
 339         {\r
 340                 pxDescriptor = &( xRxDescriptors[ x ] );\r
 341                 pxDescriptor->buf_p = &( xEthernetBuffers[ x ][ 0 ] );\r
 342 \r
 343                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 344                 pxDescriptor->size = 0;\r
 345                 pxDescriptor->status = ACT;\r
 346                 pxDescriptor->next = &xRxDescriptors[ x + 1 ];  \r
 347                 \r
 348                 /* Mark this buffer as in use. */\r
 349                 ucBufferInUse[ x ] = pdTRUE;\r
 350         }\r
 351 \r
 352         /* The last descriptor points back to the start. */\r
 353         pxDescriptor->status |= DL;\r
 354         pxDescriptor->next = &xRxDescriptors[ 0 ];\r
 355         \r
 356         /* Initialise the Tx descriptors. */\r
 357         for( x = 0; x < emacNUM_TX_BUFFERS; x++ )\r
 358         {\r
 359                 pxDescriptor = &( xTxDescriptors[ x ] );\r
 360                 \r
 361                 /* A buffer is not allocated to the Tx descriptor until a send is\r
 362                 actually required. */\r
 363                 pxDescriptor->buf_p = NULL;\r
 364 \r
 365                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 366                 pxDescriptor->size = 0;\r
 367                 pxDescriptor->status = 0;\r
 368                 pxDescriptor->next = &xTxDescriptors[ x + 1 ];  \r
 369         }\r
 370 \r
 371         /* The last descriptor points back to the start. */\r
 372         pxDescriptor->status |= DL;\r
 373         pxDescriptor->next = &( xTxDescriptors[ 0 ] );\r
 374         \r
 375         /* Use the first Rx descriptor to start with. */\r
 376         xCurrentRxDesc = &( xRxDescriptors[ 0 ] );\r
 377 }\r
 378 /*-----------------------------------------------------------*/\r
 379 \r
 380 static unsigned char *prvGetNextBuffer( void )\r
 381 {\r
 382 long x;\r
 383 unsigned char *pucReturn = NULL;\r
 384 unsigned long ulAttempts = 0;\r
 385 \r
 386         while( pucReturn == NULL )\r
 387         {\r
 388                 /* Look through the buffers to find one that is not in use by\r
 389                 anything else. */\r
 390                 for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 391                 {\r
 392                         if( ucBufferInUse[ x ] == pdFALSE )\r
 393                         {\r
 394                                 ucBufferInUse[ x ] = pdTRUE;\r
 395                                 pucReturn = ( unsigned char * ) &( xEthernetBuffers[ x ][ 0 ] );\r
 396                                 break;\r
 397                         }\r
 398                 }\r
 399 \r
 400                 /* Was a buffer found? */\r
 401                 if( pucReturn == NULL )\r
 402                 {\r
 403                         ulAttempts++;\r
 404 \r
 405                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 406                         {\r
 407                                 break;\r
 408                         }\r
 409 \r
 410                         /* Wait then look again. */\r
 411                         vTaskDelay( emacBUFFER_WAIT_DELAY_ms );\r
 412                 }\r
 413         }\r
 414 \r
 415         return pucReturn;\r
 416 }\r
 417 /*-----------------------------------------------------------*/\r
 418 \r
 419 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 420 {\r
 421 unsigned long ul;\r
 422 \r
 423         /* Return a buffer to the pool of free buffers. */\r
 424         for( ul = 0; ul < emacNUM_BUFFERS; ul++ )\r
 425         {\r
 426                 if( &( xEthernetBuffers[ ul ][ 0 ] ) == ( void * ) pucBuffer )\r
 427                 {\r
 428                         ucBufferInUse[ ul ] = pdFALSE;\r
 429                         break;\r
 430                 }\r
 431         }\r
 432 }\r
 433 /*-----------------------------------------------------------*/\r
 434 \r
 435 static void prvResetEverything( void )\r
 436 {\r
 437         /* Temporary code just to see if this gets called.  This function has not\r
 438         been implemented. */\r
 439         portDISABLE_INTERRUPTS();\r
 440         for( ;; );\r
 441 }\r
 442 /*-----------------------------------------------------------*/\r
 443 \r
 444 static unsigned long prvCheckRxFifoStatus( void )\r
 445 {\r
 446 unsigned long ulReturn = 0;\r
 447 \r
 448         if( ( xCurrentRxDesc->status & ACT ) != 0 )\r
 449         {\r
 450                 /* Current descriptor is still active. */\r
 451         }\r
 452         else if( ( xCurrentRxDesc->status & FE ) != 0 )\r
 453         {\r
 454                 /* Frame error.  Clear the error. */\r
 455                 xCurrentRxDesc->status &= ~( FP1 | FP0 | FE );\r
 456                 xCurrentRxDesc->status &= ~( RMAF | RRF | RTLF | RTSF | PRE | CERF );\r
 457                 xCurrentRxDesc->status |= ACT;\r
 458                 xCurrentRxDesc = xCurrentRxDesc->next;\r
 459 \r
 460                 if( EDMAC.EDRRR.LONG == 0x00000000UL )\r
 461                 {\r
 462                         /* Restart Ethernet if it has stopped. */\r
 463                         EDMAC.EDRRR.LONG = 0x00000001UL;\r
 464                 }       \r
 465         }\r
 466         else\r
 467         {\r
 468                 /* The descriptor contains a frame.  Because of the size of the buffers\r
 469                 the frame should always be complete. */\r
 470                 if( (xCurrentRxDesc->status & FP0) == FP0 )\r
 471                 {\r
 472                         ulReturn = xCurrentRxDesc->size;\r
 473                 }\r
 474                 else\r
 475                 {\r
 476                         /* Do not expect to get here. */\r
 477                         prvResetEverything();\r
 478                 }\r
 479         }\r
 480         \r
 481         return ulReturn;\r
 482 }\r
 483 /*-----------------------------------------------------------*/\r
 484 \r
 485 static void prvSetupPortPinsAndReset( void )\r
 486 {\r
 487         /* Initialisation code taken from Renesas example project. */\r
 488         \r
 489         PFC.PACRL4.BIT.PA12MD = 0x7;            /* Set TX_CLK input      (EtherC) */\r
 490         PFC.PACRL3.BIT.PA11MD = 0x7;            /* Set TX_EN output      (EtherC) */\r
 491         PFC.PACRL3.BIT.PA10MD = 0x7;            /* Set MII_TXD0 output   (EtherC) */\r
 492         PFC.PACRL3.BIT.PA9MD  = 0x7;            /* Set MII_TXD1 output   (EtherC) */\r
 493         PFC.PACRL3.BIT.PA8MD  = 0x7;            /* Set MII_TXD2 output   (EtherC) */\r
 494         PFC.PACRL2.BIT.PA7MD  = 0x7;            /* Set MII_TXD3 output   (EtherC) */\r
 495         PFC.PACRL2.BIT.PA6MD  = 0x7;            /* Set TX_ER output      (EtherC) */\r
 496         PFC.PDCRH4.BIT.PD31MD = 0x7;            /* Set RX_DV input       (EtherC) */\r
 497         PFC.PDCRH4.BIT.PD30MD = 0x7;            /* Set RX_ER input       (EtherC) */\r
 498         PFC.PDCRH4.BIT.PD29MD = 0x7;            /* Set MII_RXD3 input    (EtherC) */\r
 499         PFC.PDCRH4.BIT.PD28MD = 0x7;            /* Set MII_RXD2 input    (EtherC) */\r
 500         PFC.PDCRH3.BIT.PD27MD = 0x7;            /* Set MII_RXD1 input    (EtherC) */\r
 501         PFC.PDCRH3.BIT.PD26MD = 0x7;            /* Set MII_RXD0 input    (EtherC) */\r
 502         PFC.PDCRH3.BIT.PD25MD = 0x7;            /* Set RX_CLK input      (EtherC) */\r
 503         PFC.PDCRH3.BIT.PD24MD = 0x7;            /* Set CRS input         (EtherC) */\r
 504         PFC.PDCRH2.BIT.PD23MD = 0x7;            /* Set COL input         (EtherC) */\r
 505         PFC.PDCRH2.BIT.PD22MD = 0x7;            /* Set WOL output        (EtherC) */\r
 506         PFC.PDCRH2.BIT.PD21MD = 0x7;            /* Set EXOUT output      (EtherC) */\r
 507         PFC.PDCRH2.BIT.PD20MD = 0x7;            /* Set MDC output        (EtherC) */\r
 508         PFC.PDCRH1.BIT.PD19MD = 0x7;            /* Set LINKSTA input     (EtherC) */\r
 509         PFC.PDCRH1.BIT.PD18MD = 0x7;            /* Set MDIO input/output (EtherC) */\r
 510         \r
 511         STB.CR4.BIT._ETHER = 0x0;       \r
 512         EDMAC.EDMR.BIT.SWR = 1; \r
 513         \r
 514         /* Crude wait for reset to complete. */\r
 515         vTaskDelay( 500 / portTICK_RATE_MS );   \r
 516 }\r
 517 /*-----------------------------------------------------------*/\r
 518 \r
 519 static void prvConfigureEtherCAndEDMAC( void )\r
 520 {\r
 521         /* Initialisation code taken from Renesas example project. */\r
 522         \r
 523         /* TODO:    Check   bit 5   */\r
 524         EtherC.ECSR.LONG = 0x00000037;                          /* Clear all EtherC statuS BFR, PSRTO, LCHNG, MPD, ICD */\r
 525 \r
 526         /* TODO:    Check   bit 5   */\r
 527         EtherC.ECSIPR.LONG = 0x00000020;                        /* Disable EtherC status change interrupt */\r
 528         EtherC.RFLR.LONG = 1518;                                        /* Ether payload is 1500+ CRC */\r
 529         EtherC.IPGR.LONG = 0x00000014;                          /* Intergap is 96-bit time */\r
 530 \r
 531         /* EDMAC */\r
 532         EDMAC.EESR.LONG = 0x47FF0F9F;                           /* Clear all EtherC and EDMAC status bits */\r
 533         EDMAC.RDLAR = ( void * ) xCurrentRxDesc;        /* Initialaize Rx Descriptor List Address */\r
 534         EDMAC.TDLAR = &( xTxDescriptors[ 0 ] );         /* Initialaize Tx Descriptor List Address */\r
 535         EDMAC.TRSCER.LONG = 0x00000000;                         /* Copy-back status is RFE & TFE only   */\r
 536         EDMAC.TFTR.LONG = 0x00000000;                           /* Threshold of Tx_FIFO */\r
 537         EDMAC.FDR.LONG = 0x00000000;                            /* Transmit fifo & receive fifo is 256 bytes */\r
 538         EDMAC.RMCR.LONG = 0x00000003;                           /* Receive function is normal mode(continued) */\r
 539 \r
 540         /* Set the EDMAC interrupt priority - the interrupt priority must be\r
 541         configKERNEL_INTERRUPT_PRIORITY no matter which peripheral is used to \r
 542         generate the tick interrupt. */\r
 543         INTC.IPR19.BIT._EDMAC = portKERNEL_INTERRUPT_PRIORITY;\r
 544         EDMAC.EESIPR.LONG = emacTX_END_INTERRUPT | emacRX_END_INTERRUPT;        /* Enable Rx and Tx end interrupts. */\r
 545 \r
 546         /* Clear the interrupt flag. */\r
 547         CMT0.CMCSR.BIT.CMF = 0;\r
 548 }\r
 549 /*-----------------------------------------------------------*/\r
 550 \r
 551 void vEMAC_ISR_Handler( void )\r
 552 {\r
 553 unsigned long ul = EDMAC.EESR.LONG;\r
 554 long lHigherPriorityTaskWoken = pdFALSE;\r
 555 extern xSemaphoreHandle xEMACSemaphore;\r
 556 static long ulTxEndInts = 0;\r
 557 \r
 558         /* Has a Tx end occurred? */\r
 559         if( ul & emacTX_END_INTERRUPT )\r
 560         {\r
 561                 ++ulTxEndInts;\r
 562                 if( ulTxEndInts >= 2 )\r
 563                 {\r
 564                         /* Only return the buffer to the pool once both Txes have completed. */\r
 565                         prvReturnBuffer( ( void * ) xTxDescriptors[ 0 ].buf_p );\r
 566                         ulTxEndInts = 0;\r
 567                 }\r
 568                 EDMAC.EESR.LONG = emacTX_END_INTERRUPT;\r
 569         }\r
 570 \r
 571         /* Has an Rx end occurred? */\r
 572         if( ul & emacRX_END_INTERRUPT )\r
 573         {\r
 574                 /* Make sure the Ethernet task is not blocked waiting for a packet. */\r
 575                 xSemaphoreGiveFromISR( xEMACSemaphore, &lHigherPriorityTaskWoken );\r
 576                 portYIELD_FROM_ISR( lHigherPriorityTaskWoken );\r
 577                 EDMAC.EESR.LONG = emacRX_END_INTERRUPT;\r
 578         }\r
 579 }\r