git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/SuperH_SH7216_Renesas/RTOSDemo/webserver/EMAC.c

   1 /*\r
   2     FreeRTOS V9.0.0rc2 - Copyright (C) 2016 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /* Hardware specific includes. */\r
  71 #include "iodefine.h"\r
  72 #include "typedefine.h"\r
  73 #include "hwEthernet.h"\r
  74 #include "hwEthernetPhy.h"\r
  75 \r
  76 /* FreeRTOS includes. */\r
  77 #include "FreeRTOS.h"\r
  78 #include "task.h"\r
  79 #include "semphr.h"\r
  80 \r
  81 /* uIP includes. */\r
  82 #include "net/uip.h"\r
  83 \r
  84 /* The time to wait between attempts to obtain a free buffer. */\r
  85 #define emacBUFFER_WAIT_DELAY_ms                ( 3 / portTICK_PERIOD_MS )\r
  86 \r
  87 /* The number of times emacBUFFER_WAIT_DELAY_ms should be waited before giving\r
  88 up on attempting to obtain a free buffer all together. */\r
  89 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  90 \r
  91 /* The number of Rx descriptors. */\r
  92 #define emacNUM_RX_DESCRIPTORS  3\r
  93 \r
  94 /* The number of Tx descriptors.  When using uIP there is not point in having\r
  95 more than two. */\r
  96 #define emacNUM_TX_BUFFERS      2\r
  97 \r
  98 /* The total number of EMAC buffers to allocate. */\r
  99 #define emacNUM_BUFFERS         ( emacNUM_RX_DESCRIPTORS + emacNUM_TX_BUFFERS )\r
 100 \r
 101 /* The time to wait for the Tx descriptor to become free. */\r
 102 #define emacTX_WAIT_DELAY_ms ( 10 / portTICK_PERIOD_MS )\r
 103 \r
 104 /* The total number of times to wait emacTX_WAIT_DELAY_ms for the Tx descriptor to\r
 105 become free. */\r
 106 #define emacTX_WAIT_ATTEMPTS ( 5 )\r
 107 \r
 108 /* Only Rx end and Tx end interrupts are used by this driver. */\r
 109 #define emacTX_END_INTERRUPT    ( 1UL << 21UL )\r
 110 #define emacRX_END_INTERRUPT    ( 1UL << 18UL )\r
 111 \r
 112 /*-----------------------------------------------------------*/\r
 113 \r
 114 /* The buffers and descriptors themselves. */\r
 115 #pragma section RX_DESCR\r
 116         ethfifo xRxDescriptors[ emacNUM_RX_DESCRIPTORS ];\r
 117 #pragma section TX_DESCR\r
 118         ethfifo xTxDescriptors[ emacNUM_TX_BUFFERS ];\r
 119 #pragma section _ETHERNET_BUFFERS\r
 120         char xEthernetBuffers[ emacNUM_BUFFERS ][ UIP_BUFSIZE ];\r
 121 #pragma section\r
 122 \r
 123 /* Used to indicate which buffers are free and which are in use.  If an index\r
 124 contains 0 then the corresponding buffer in xEthernetBuffers is free, otherwise \r
 125 the buffer is in use or about to be used. */\r
 126 static unsigned char ucBufferInUse[ emacNUM_BUFFERS ];\r
 127 \r
 128 /*-----------------------------------------------------------*/\r
 129 \r
 130 /*\r
 131  * Initialise both the Rx and Tx descriptors.\r
 132  */\r
 133 static void prvInitialiseDescriptors( void );\r
 134 \r
 135 /*\r
 136  * Return a pointer to a free buffer within xEthernetBuffers.\r
 137  */\r
 138 static unsigned char *prvGetNextBuffer( void );\r
 139 \r
 140 /*\r
 141  * Return a buffer to the list of free buffers.\r
 142  */\r
 143 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 144 \r
 145 /*\r
 146  * Examine the status of the next Rx FIFO to see if it contains new data.\r
 147  */\r
 148 static unsigned long prvCheckRxFifoStatus( void );\r
 149 \r
 150 /*\r
 151  * Setup the microcontroller for communication with the PHY.\r
 152  */\r
 153 static void prvSetupPortPinsAndReset( void );\r
 154 \r
 155 /*\r
 156  * Configure the Ethernet interface peripherals.\r
 157  */\r
 158 static void prvConfigureEtherCAndEDMAC( void );\r
 159 \r
 160 /*\r
 161  * Something has gone wrong with the descriptor usage.  Reset all the buffers\r
 162  * and descriptors.\r
 163  */\r
 164 static void prvResetEverything( void );\r
 165 \r
 166 /*-----------------------------------------------------------*/\r
 167 \r
 168 /* Points to the Rx descriptor currently in use. */\r
 169 static ethfifo *xCurrentRxDesc = NULL;\r
 170 \r
 171 /* The buffer used by the uIP stack to both receive and send.  This points to\r
 172 one of the Ethernet buffers when its actually in use. */\r
 173 unsigned char *uip_buf = NULL;\r
 174 \r
 175 /*-----------------------------------------------------------*/\r
 176 \r
 177 void vInitEmac( void )\r
 178 {\r
 179         /* Setup the SH hardware for MII communications. */\r
 180         prvSetupPortPinsAndReset();\r
 181         \r
 182         /* Set the Rx and Tx descriptors into their initial state. */\r
 183         prvInitialiseDescriptors();\r
 184 \r
 185         /* Set the MAC address into the ETHERC */\r
 186         EtherC.MAHR =   ( ( unsigned long ) configMAC_ADDR0 << 24UL ) | \r
 187                                         ( ( unsigned long ) configMAC_ADDR1 << 16UL ) | \r
 188                                         ( ( unsigned long ) configMAC_ADDR2 << 8UL ) | \r
 189                                         ( unsigned long ) configMAC_ADDR3;\r
 190                                         \r
 191         EtherC.MALR.BIT.MA = ( ( unsigned long ) configMAC_ADDR4 << 8UL ) |\r
 192                                                  ( unsigned long ) configMAC_ADDR5;\r
 193 \r
 194         /* Perform rest of interface hardware configuration. */\r
 195         prvConfigureEtherCAndEDMAC();\r
 196         \r
 197         /* Nothing received yet, so uip_buf points nowhere. */\r
 198         uip_buf = NULL;\r
 199 \r
 200         /* Initialize the PHY */\r
 201         phyReset();\r
 202 }\r
 203 /*-----------------------------------------------------------*/\r
 204 \r
 205 void vEMACWrite( void )\r
 206 {\r
 207 long x;\r
 208 \r
 209         /* Wait until the second transmission of the last packet has completed. */\r
 210         for( x = 0; x < emacTX_WAIT_ATTEMPTS; x++ )\r
 211         {\r
 212                 if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 213                 {\r
 214                         /* Descriptor is still active. */\r
 215                         vTaskDelay( emacTX_WAIT_DELAY_ms );\r
 216                 }\r
 217                 else\r
 218                 {\r
 219                         break;\r
 220                 }\r
 221         }\r
 222         \r
 223         /* Is the descriptor free after waiting for it? */\r
 224         if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 225         {\r
 226                 /* Something has gone wrong. */\r
 227                 prvResetEverything();\r
 228         }\r
 229         \r
 230         /* Setup both descriptors to transmit the frame. */\r
 231         xTxDescriptors[ 0 ].buf_p = ( char * ) uip_buf;\r
 232         xTxDescriptors[ 0 ].bufsize = uip_len;  \r
 233         xTxDescriptors[ 1 ].buf_p = ( char * ) uip_buf;\r
 234         xTxDescriptors[ 1 ].bufsize = uip_len;\r
 235 \r
 236         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer\r
 237         for use by the stack. */\r
 238         uip_buf = prvGetNextBuffer();\r
 239 \r
 240         /* Clear previous settings and go. */\r
 241         xTxDescriptors[0].status &= ~( FP1 | FP0 );\r
 242         xTxDescriptors[0].status |= ( FP1 | FP0 | ACT );\r
 243         xTxDescriptors[1].status &= ~( FP1 | FP0 );\r
 244         xTxDescriptors[1].status |= ( FP1 | FP0 | ACT );\r
 245 \r
 246         EDMAC.EDTRR.LONG = 0x00000001;\r
 247 }\r
 248 /*-----------------------------------------------------------*/\r
 249 \r
 250 unsigned long ulEMACRead( void )\r
 251 {\r
 252 unsigned long ulBytesReceived;\r
 253 \r
 254         ulBytesReceived = prvCheckRxFifoStatus();\r
 255 \r
 256         if( ulBytesReceived > 0 )\r
 257         {\r
 258                 xCurrentRxDesc->status &= ~( FP1 | FP0 );\r
 259                 xCurrentRxDesc->status |= ACT;                  \r
 260 \r
 261                 if( EDMAC.EDRRR.LONG == 0x00000000L )\r
 262                 {\r
 263                         /* Restart Ethernet if it has stopped */\r
 264                         EDMAC.EDRRR.LONG = 0x00000001L;\r
 265                 }\r
 266 \r
 267                 /* Mark the pxDescriptor buffer as free as uip_buf is going to be set to\r
 268                 the buffer that contains the received data. */\r
 269                 prvReturnBuffer( uip_buf );\r
 270                 \r
 271                 uip_buf = ( void * ) xCurrentRxDesc->buf_p;\r
 272 \r
 273                 /* Move onto the next buffer in the ring. */\r
 274                 xCurrentRxDesc = xCurrentRxDesc->next;\r
 275         }\r
 276 \r
 277         return ulBytesReceived;\r
 278 }\r
 279 /*-----------------------------------------------------------*/\r
 280 \r
 281 long lEMACWaitForLink( void )\r
 282 {\r
 283 long lReturn;\r
 284 \r
 285         /* Set the link status. */\r
 286         switch( phyStatus() )\r
 287         {\r
 288                 /* Half duplex link */\r
 289                 case PHY_LINK_100H:\r
 290                 case PHY_LINK_10H:\r
 291                                                                 EtherC.ECMR.BIT.DM = 0;\r
 292                                                                 lReturn = pdPASS;\r
 293                                                                 break;\r
 294 \r
 295                 /* Full duplex link */\r
 296                 case PHY_LINK_100F:\r
 297                 case PHY_LINK_10F:\r
 298                                                                 EtherC.ECMR.BIT.DM = 1;\r
 299                                                                 lReturn = pdPASS;\r
 300                                                                 break;\r
 301 \r
 302                 default:\r
 303                                                                 lReturn = pdFAIL;\r
 304                                                                 break;\r
 305         }\r
 306 \r
 307         if( lReturn == pdPASS )\r
 308         {\r
 309                 /* Enable receive and transmit. */\r
 310                 EtherC.ECMR.BIT.RE = 1;\r
 311                 EtherC.ECMR.BIT.TE = 1;\r
 312 \r
 313                 /* Enable EDMAC receive */\r
 314                 EDMAC.EDRRR.LONG = 0x1;\r
 315         }\r
 316         \r
 317         return lReturn;\r
 318 }\r
 319 /*-----------------------------------------------------------*/\r
 320 \r
 321 static void prvInitialiseDescriptors( void )\r
 322 {\r
 323 ethfifo *pxDescriptor;\r
 324 long x;\r
 325 \r
 326         for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 327         {\r
 328                 /* Ensure none of the buffers are shown as in use at the start. */\r
 329                 ucBufferInUse[ x ] = pdFALSE;\r
 330         }\r
 331 \r
 332         /* Initialise the Rx descriptors. */\r
 333         for( x = 0; x < emacNUM_RX_DESCRIPTORS; x++ )\r
 334         {\r
 335                 pxDescriptor = &( xRxDescriptors[ x ] );\r
 336                 pxDescriptor->buf_p = &( xEthernetBuffers[ x ][ 0 ] );\r
 337 \r
 338                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 339                 pxDescriptor->size = 0;\r
 340                 pxDescriptor->status = ACT;\r
 341                 pxDescriptor->next = &xRxDescriptors[ x + 1 ];  \r
 342                 \r
 343                 /* Mark this buffer as in use. */\r
 344                 ucBufferInUse[ x ] = pdTRUE;\r
 345         }\r
 346 \r
 347         /* The last descriptor points back to the start. */\r
 348         pxDescriptor->status |= DL;\r
 349         pxDescriptor->next = &xRxDescriptors[ 0 ];\r
 350         \r
 351         /* Initialise the Tx descriptors. */\r
 352         for( x = 0; x < emacNUM_TX_BUFFERS; x++ )\r
 353         {\r
 354                 pxDescriptor = &( xTxDescriptors[ x ] );\r
 355                 \r
 356                 /* A buffer is not allocated to the Tx descriptor until a send is\r
 357                 actually required. */\r
 358                 pxDescriptor->buf_p = NULL;\r
 359 \r
 360                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 361                 pxDescriptor->size = 0;\r
 362                 pxDescriptor->status = 0;\r
 363                 pxDescriptor->next = &xTxDescriptors[ x + 1 ];  \r
 364         }\r
 365 \r
 366         /* The last descriptor points back to the start. */\r
 367         pxDescriptor->status |= DL;\r
 368         pxDescriptor->next = &( xTxDescriptors[ 0 ] );\r
 369         \r
 370         /* Use the first Rx descriptor to start with. */\r
 371         xCurrentRxDesc = &( xRxDescriptors[ 0 ] );\r
 372 }\r
 373 /*-----------------------------------------------------------*/\r
 374 \r
 375 static unsigned char *prvGetNextBuffer( void )\r
 376 {\r
 377 long x;\r
 378 unsigned char *pucReturn = NULL;\r
 379 unsigned long ulAttempts = 0;\r
 380 \r
 381         while( pucReturn == NULL )\r
 382         {\r
 383                 /* Look through the buffers to find one that is not in use by\r
 384                 anything else. */\r
 385                 for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 386                 {\r
 387                         if( ucBufferInUse[ x ] == pdFALSE )\r
 388                         {\r
 389                                 ucBufferInUse[ x ] = pdTRUE;\r
 390                                 pucReturn = ( unsigned char * ) &( xEthernetBuffers[ x ][ 0 ] );\r
 391                                 break;\r
 392                         }\r
 393                 }\r
 394 \r
 395                 /* Was a buffer found? */\r
 396                 if( pucReturn == NULL )\r
 397                 {\r
 398                         ulAttempts++;\r
 399 \r
 400                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 401                         {\r
 402                                 break;\r
 403                         }\r
 404 \r
 405                         /* Wait then look again. */\r
 406                         vTaskDelay( emacBUFFER_WAIT_DELAY_ms );\r
 407                 }\r
 408         }\r
 409 \r
 410         return pucReturn;\r
 411 }\r
 412 /*-----------------------------------------------------------*/\r
 413 \r
 414 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 415 {\r
 416 unsigned long ul;\r
 417 \r
 418         /* Return a buffer to the pool of free buffers. */\r
 419         for( ul = 0; ul < emacNUM_BUFFERS; ul++ )\r
 420         {\r
 421                 if( &( xEthernetBuffers[ ul ][ 0 ] ) == ( void * ) pucBuffer )\r
 422                 {\r
 423                         ucBufferInUse[ ul ] = pdFALSE;\r
 424                         break;\r
 425                 }\r
 426         }\r
 427 }\r
 428 /*-----------------------------------------------------------*/\r
 429 \r
 430 static void prvResetEverything( void )\r
 431 {\r
 432         /* Temporary code just to see if this gets called.  This function has not\r
 433         been implemented. */\r
 434         portDISABLE_INTERRUPTS();\r
 435         for( ;; );\r
 436 }\r
 437 /*-----------------------------------------------------------*/\r
 438 \r
 439 static unsigned long prvCheckRxFifoStatus( void )\r
 440 {\r
 441 unsigned long ulReturn = 0;\r
 442 \r
 443         if( ( xCurrentRxDesc->status & ACT ) != 0 )\r
 444         {\r
 445                 /* Current descriptor is still active. */\r
 446         }\r
 447         else if( ( xCurrentRxDesc->status & FE ) != 0 )\r
 448         {\r
 449                 /* Frame error.  Clear the error. */\r
 450                 xCurrentRxDesc->status &= ~( FP1 | FP0 | FE );\r
 451                 xCurrentRxDesc->status &= ~( RMAF | RRF | RTLF | RTSF | PRE | CERF );\r
 452                 xCurrentRxDesc->status |= ACT;\r
 453                 xCurrentRxDesc = xCurrentRxDesc->next;\r
 454 \r
 455                 if( EDMAC.EDRRR.LONG == 0x00000000UL )\r
 456                 {\r
 457                         /* Restart Ethernet if it has stopped. */\r
 458                         EDMAC.EDRRR.LONG = 0x00000001UL;\r
 459                 }       \r
 460         }\r
 461         else\r
 462         {\r
 463                 /* The descriptor contains a frame.  Because of the size of the buffers\r
 464                 the frame should always be complete. */\r
 465                 if( (xCurrentRxDesc->status & FP0) == FP0 )\r
 466                 {\r
 467                         ulReturn = xCurrentRxDesc->size;\r
 468                 }\r
 469                 else\r
 470                 {\r
 471                         /* Do not expect to get here. */\r
 472                         prvResetEverything();\r
 473                 }\r
 474         }\r
 475         \r
 476         return ulReturn;\r
 477 }\r
 478 /*-----------------------------------------------------------*/\r
 479 \r
 480 static void prvSetupPortPinsAndReset( void )\r
 481 {\r
 482         /* Initialisation code taken from Renesas example project. */\r
 483         \r
 484         PFC.PACRL4.BIT.PA12MD = 0x7;            /* Set TX_CLK input      (EtherC) */\r
 485         PFC.PACRL3.BIT.PA11MD = 0x7;            /* Set TX_EN output      (EtherC) */\r
 486         PFC.PACRL3.BIT.PA10MD = 0x7;            /* Set MII_TXD0 output   (EtherC) */\r
 487         PFC.PACRL3.BIT.PA9MD  = 0x7;            /* Set MII_TXD1 output   (EtherC) */\r
 488         PFC.PACRL3.BIT.PA8MD  = 0x7;            /* Set MII_TXD2 output   (EtherC) */\r
 489         PFC.PACRL2.BIT.PA7MD  = 0x7;            /* Set MII_TXD3 output   (EtherC) */\r
 490         PFC.PACRL2.BIT.PA6MD  = 0x7;            /* Set TX_ER output      (EtherC) */\r
 491         PFC.PDCRH4.BIT.PD31MD = 0x7;            /* Set RX_DV input       (EtherC) */\r
 492         PFC.PDCRH4.BIT.PD30MD = 0x7;            /* Set RX_ER input       (EtherC) */\r
 493         PFC.PDCRH4.BIT.PD29MD = 0x7;            /* Set MII_RXD3 input    (EtherC) */\r
 494         PFC.PDCRH4.BIT.PD28MD = 0x7;            /* Set MII_RXD2 input    (EtherC) */\r
 495         PFC.PDCRH3.BIT.PD27MD = 0x7;            /* Set MII_RXD1 input    (EtherC) */\r
 496         PFC.PDCRH3.BIT.PD26MD = 0x7;            /* Set MII_RXD0 input    (EtherC) */\r
 497         PFC.PDCRH3.BIT.PD25MD = 0x7;            /* Set RX_CLK input      (EtherC) */\r
 498         PFC.PDCRH3.BIT.PD24MD = 0x7;            /* Set CRS input         (EtherC) */\r
 499         PFC.PDCRH2.BIT.PD23MD = 0x7;            /* Set COL input         (EtherC) */\r
 500         PFC.PDCRH2.BIT.PD22MD = 0x7;            /* Set WOL output        (EtherC) */\r
 501         PFC.PDCRH2.BIT.PD21MD = 0x7;            /* Set EXOUT output      (EtherC) */\r
 502         PFC.PDCRH2.BIT.PD20MD = 0x7;            /* Set MDC output        (EtherC) */\r
 503         PFC.PDCRH1.BIT.PD19MD = 0x7;            /* Set LINKSTA input     (EtherC) */\r
 504         PFC.PDCRH1.BIT.PD18MD = 0x7;            /* Set MDIO input/output (EtherC) */\r
 505         \r
 506         STB.CR4.BIT._ETHER = 0x0;       \r
 507         EDMAC.EDMR.BIT.SWR = 1; \r
 508         \r
 509         /* Crude wait for reset to complete. */\r
 510         vTaskDelay( 500 / portTICK_PERIOD_MS ); \r
 511 }\r
 512 /*-----------------------------------------------------------*/\r
 513 \r
 514 static void prvConfigureEtherCAndEDMAC( void )\r
 515 {\r
 516         /* Initialisation code taken from Renesas example project. */\r
 517         \r
 518         /* TODO:    Check   bit 5   */\r
 519         EtherC.ECSR.LONG = 0x00000037;                          /* Clear all EtherC statuS BFR, PSRTO, LCHNG, MPD, ICD */\r
 520 \r
 521         /* TODO:    Check   bit 5   */\r
 522         EtherC.ECSIPR.LONG = 0x00000020;                        /* Disable EtherC status change interrupt */\r
 523         EtherC.RFLR.LONG = 1518;                                        /* Ether payload is 1500+ CRC */\r
 524         EtherC.IPGR.LONG = 0x00000014;                          /* Intergap is 96-bit time */\r
 525 \r
 526         /* EDMAC */\r
 527         EDMAC.EESR.LONG = 0x47FF0F9F;                           /* Clear all EtherC and EDMAC status bits */\r
 528         EDMAC.RDLAR = ( void * ) xCurrentRxDesc;        /* Initialaize Rx Descriptor List Address */\r
 529         EDMAC.TDLAR = &( xTxDescriptors[ 0 ] );         /* Initialaize Tx Descriptor List Address */\r
 530         EDMAC.TRSCER.LONG = 0x00000000;                         /* Copy-back status is RFE & TFE only   */\r
 531         EDMAC.TFTR.LONG = 0x00000000;                           /* Threshold of Tx_FIFO */\r
 532         EDMAC.FDR.LONG = 0x00000000;                            /* Transmit fifo & receive fifo is 256 bytes */\r
 533         EDMAC.RMCR.LONG = 0x00000003;                           /* Receive function is normal mode(continued) */\r
 534 \r
 535         /* Set the EDMAC interrupt priority - the interrupt priority must be\r
 536         configKERNEL_INTERRUPT_PRIORITY no matter which peripheral is used to \r
 537         generate the tick interrupt. */\r
 538         INTC.IPR19.BIT._EDMAC = portKERNEL_INTERRUPT_PRIORITY;\r
 539         EDMAC.EESIPR.LONG = emacTX_END_INTERRUPT | emacRX_END_INTERRUPT;        /* Enable Rx and Tx end interrupts. */\r
 540 \r
 541         /* Clear the interrupt flag. */\r
 542         CMT0.CMCSR.BIT.CMF = 0;\r
 543 }\r
 544 /*-----------------------------------------------------------*/\r
 545 \r
 546 void vEMAC_ISR_Handler( void )\r
 547 {\r
 548 unsigned long ul = EDMAC.EESR.LONG;\r
 549 long lHigherPriorityTaskWoken = pdFALSE;\r
 550 extern SemaphoreHandle_t xEMACSemaphore;\r
 551 static long ulTxEndInts = 0;\r
 552 \r
 553         /* Has a Tx end occurred? */\r
 554         if( ul & emacTX_END_INTERRUPT )\r
 555         {\r
 556                 ++ulTxEndInts;\r
 557                 if( ulTxEndInts >= 2 )\r
 558                 {\r
 559                         /* Only return the buffer to the pool once both Txes have completed. */\r
 560                         prvReturnBuffer( ( void * ) xTxDescriptors[ 0 ].buf_p );\r
 561                         ulTxEndInts = 0;\r
 562                 }\r
 563                 EDMAC.EESR.LONG = emacTX_END_INTERRUPT;\r
 564         }\r
 565 \r
 566         /* Has an Rx end occurred? */\r
 567         if( ul & emacRX_END_INTERRUPT )\r
 568         {\r
 569                 /* Make sure the Ethernet task is not blocked waiting for a packet. */\r
 570                 xSemaphoreGiveFromISR( xEMACSemaphore, &lHigherPriorityTaskWoken );\r
 571                 portYIELD_FROM_ISR( lHigherPriorityTaskWoken );\r
 572                 EDMAC.EESR.LONG = emacRX_END_INTERRUPT;\r
 573         }\r
 574 }\r