git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/Xilinx_FreeRTOS_BSP/repo/bsp/freertos822_xilinx_v1_0/src/Source/portable/GCC/ARM_CA9/port_asm_vectors.S

   1 /******************************************************************************
   2 *
   3 * (c) Copyright 2009-13 Xilinx, Inc. All rights reserved.
   4 *
   5 * This file contains confidential and proprietary information of Xilinx, Inc.
   6 * and is protected under U.S. and international copyright and other
   7 * intellectual property laws.
   8 *
   9 * DISCLAIMER
  10 * This disclaimer is not a license and does not grant any rights to the
  11 * materials distributed herewith. Except as otherwise provided in a valid
  12 * license issued to you by Xilinx, and to the maximum extent permitted by
  13 * applicable law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND WITH ALL
  14 * FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS,
  15 * IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF
  16 * MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE;
  17 * and (2) Xilinx shall not be liable (whether in contract or tort, including
  18 * negligence, or under any other theory of liability) for any loss or damage
  19 * of any kind or nature related to, arising under or in connection with these
  20 * materials, including for any direct, or any indirect, special, incidental,
  21 * or consequential loss or damage (including loss of data, profits, goodwill,
  22 * or any type of loss or damage suffered as a result of any action brought by
  23 * a third party) even if such damage or loss was reasonably foreseeable or
  24 * Xilinx had been advised of the possibility of the same.
  25 *
  26 * CRITICAL APPLICATIONS
  27 * Xilinx products are not designed or intended to be fail-safe, or for use in
  28 * any application requiring fail-safe performance, such as life-support or
  29 * safety devices or systems, Class III medical devices, nuclear facilities,
  30 * applications related to the deployment of airbags, or any other applications
  31 * that could lead to death, personal injury, or severe property or
  32 * environmental damage (individually and collectively, "Critical
  33 * Applications"). Customer assumes the sole risk and liability of any use of
  34 * Xilinx products in Critical Applications, subject only to applicable laws
  35 * and regulations governing limitations on product liability.
  36 *
  37 * THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED AS PART OF THIS FILE
  38 * AT ALL TIMES.
  39 *
  40 ******************************************************************************/
  41 /*****************************************************************************/
  42 /**
  43 * @file asm_vectors.s
  44 *
  45 * This file contains the initial vector table for the Cortex A9 processor
  46 *
  47 * <pre>
  48 * MODIFICATION HISTORY:
  49 *
  50 * Ver   Who     Date     Changes
  51 * ----- ------- -------- ---------------------------------------------------
  52 * 1.00a ecm/sdm 10/20/09 Initial version
  53 * 3.05a sdm     02/02/12 Save lr when profiling is enabled
  54 * 3.10a srt     04/18/13 Implemented ARM Erratas. Please refer to file
  55 *                        'xil_errata.h' for errata description
  56 * </pre>
  57 *
  58 * @note
  59 *
  60 * None.
  61 *
  62 ******************************************************************************/
  63
  64 #include "xil_errata.h"
  65
  66 .org 0
  67 .text
  68 .arm
  69
  70 .global _boot
  71 .global _freertos_vector_table
  72 .global _vector_table
  73
  74 .global FIQInterrupt
  75 .global DataAbortInterrupt
  76 .global PrefetchAbortInterrupt
  77 .global vPortInstallFreeRTOSVectorTable
  78
  79 .extern FreeRTOS_IRQ_Handler
  80 .extern FreeRTOS_SWI_Handler
  81
  82 .section .vectors
  83 _vector_table:
  84 _freertos_vector_table:
  85         B         _boot
  86         B         FreeRTOS_Undefined
  87         ldr   pc, _swi
  88         B         FreeRTOS_PrefetchAbortHandler
  89         B         FreeRTOS_DataAbortHandler
  90         NOP       /* Placeholder for address exception vector*/
  91         LDR   PC, _irq
  92         B         FreeRTOS_FIQHandler
  93
  94 _irq:   .word FreeRTOS_IRQ_Handler
  95 _swi:   .word FreeRTOS_SWI_Handler
  96
  97
  98 .align 4
  99 FreeRTOS_FIQHandler:                    /* FIQ vector handler */
 100         stmdb   sp!,{r0-r3,r12,lr}      /* state save from compiled code */
 101 FIQLoop:
 102         blx     FIQInterrupt                    /* FIQ vector */
 103         ldmia   sp!,{r0-r3,r12,lr}      /* state restore from compiled code */
 104         subs    pc, lr, #4                      /* adjust return */
 105
 106 .align 4
 107 FreeRTOS_Undefined:                             /* Undefined handler */
 108         b               .
 109
 110 .align 4
 111 FreeRTOS_DataAbortHandler:              /* Data Abort handler */
 112 #ifdef CONFIG_ARM_ERRATA_775420
 113         dsb
 114 #endif
 115         stmdb   sp!,{r0-r3,r12,lr}      /* state save from compiled code */
 116         blx     DataAbortInterrupt              /*DataAbortInterrupt :call C function here */
 117         ldmia   sp!,{r0-r3,r12,lr}      /* state restore from compiled code */
 118         subs    pc, lr, #4                      /* adjust return */
 119
 120 .align 4
 121 FreeRTOS_PrefetchAbortHandler:  /* Prefetch Abort handler */
 122 #ifdef CONFIG_ARM_ERRATA_775420
 123         dsb
 124 #endif
 125         stmdb   sp!,{r0-r3,r12,lr}      /* state save from compiled code */
 126         blx     PrefetchAbortInterrupt  /* PrefetchAbortInterrupt: call C function here */
 127         ldmia   sp!,{r0-r3,r12,lr}      /* state restore from compiled code */
 128         subs    pc, lr, #4                      /* adjust return */
 129
 130 .align 4
 131 .type vPortInstallFreeRTOSVectorTable, %function
 132 vPortInstallFreeRTOSVectorTable:
 133
 134         /* Set VBAR to the vector table that contains the FreeRTOS handlers. */
 135         ldr     r0, =_freertos_vector_table
 136         mcr     p15, 0, r0, c12, c0, 0
 137         dsb
 138         isb
 139         bx lr
 140
 141
 142 .end
 143
 144
 145
 146