git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/CCS/ARM_CM4F/port.c

   1 /*\r
   2  * FreeRTOS Kernel V10.2.1\r
   3  * Copyright (C) 2019 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software.\r
  14  *\r
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  21  *\r
  22  * http://www.FreeRTOS.org\r
  23  * http://aws.amazon.com/freertos\r
  24  *\r
  25  * 1 tab == 4 spaces!\r
  26  */\r
  27 \r
  28 /*-----------------------------------------------------------\r
  29  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  30  *----------------------------------------------------------*/\r
  31 \r
  32 /* Scheduler includes. */\r
  33 #include "FreeRTOS.h"\r
  34 #include "task.h"\r
  35 \r
  36 #ifndef __TI_VFP_SUPPORT__\r
  37         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  38 #endif\r
  39 \r
  40 #if( configMAX_SYSCALL_INTERRUPT_PRIORITY == 0 )\r
  41         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  42 #endif\r
  43 \r
  44 #ifndef configSYSTICK_CLOCK_HZ\r
  45         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  46         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  47         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  48 #else\r
  49         /* The way the SysTick is clocked is not modified in case it is not the same\r
  50         as the core. */\r
  51         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  52 #endif\r
  53 \r
  54 /* Constants required to manipulate the core.  Registers first... */\r
  55 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
  56 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
  57 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
  58 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
  59 /* ...then bits in the registers. */\r
  60 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
  61 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
  62 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
  63 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
  64 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
  65 \r
  66 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
  67 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
  68 \r
  69 /* Constants required to check the validity of an interrupt priority. */\r
  70 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
  71 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
  72 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
  73 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
  74 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
  75 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
  76 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
  77 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
  78 \r
  79 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
  80 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
  81 \r
  82 /* Constants required to manipulate the VFP. */\r
  83 #define portFPCCR                                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
  84 #define portASPEN_AND_LSPEN_BITS                        ( 0x3UL << 30UL )\r
  85 \r
  86 /* Constants required to set up the initial stack. */\r
  87 #define portINITIAL_XPSR                                        ( 0x01000000 )\r
  88 #define portINITIAL_EXC_RETURN                          ( 0xfffffffd )\r
  89 \r
  90 /* The systick is a 24-bit counter. */\r
  91 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
  92 \r
  93 /* A fiddle factor to estimate the number of SysTick counts that would have\r
  94 occurred while the SysTick counter is stopped during tickless idle\r
  95 calculations. */\r
  96 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
  97 \r
  98 /* For strict compliance with the Cortex-M spec the task start address should\r
  99 have bit-0 clear, as it is loaded into the PC on exit from an ISR. */\r
 100 #define portSTART_ADDRESS_MASK          ( ( StackType_t ) 0xfffffffeUL )\r
 101 \r
 102 /*\r
 103  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 104  * file is weak to allow application writers to change the timer used to\r
 105  * generate the tick interrupt.\r
 106  */\r
 107 void vPortSetupTimerInterrupt( void );\r
 108 \r
 109 /*\r
 110  * Exception handlers.\r
 111  */\r
 112 void xPortSysTickHandler( void );\r
 113 \r
 114 /*\r
 115  * Start first task is a separate function so it can be tested in isolation.\r
 116  */\r
 117 extern void vPortStartFirstTask( void );\r
 118 \r
 119 /*\r
 120  * Turn the VFP on.\r
 121  */\r
 122 extern void vPortEnableVFP( void );\r
 123 \r
 124 /*\r
 125  * Used to catch tasks that attempt to return from their implementing function.\r
 126  */\r
 127 static void prvTaskExitError( void );\r
 128 \r
 129 /*-----------------------------------------------------------*/\r
 130 \r
 131 /* Required to allow portasm.asm access the configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 132 setting. */\r
 133 const uint32_t ulMaxSyscallInterruptPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY;\r
 134 \r
 135 /* Each task maintains its own interrupt status in the critical nesting\r
 136 variable. */\r
 137 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 138 \r
 139 /*\r
 140  * The number of SysTick increments that make up one tick period.\r
 141  */\r
 142 #if( configUSE_TICKLESS_IDLE == 1 )\r
 143         static uint32_t ulTimerCountsForOneTick = 0;\r
 144 #endif /* configUSE_TICKLESS_IDLE */\r
 145 \r
 146 /*\r
 147  * The maximum number of tick periods that can be suppressed is limited by the\r
 148  * 24 bit resolution of the SysTick timer.\r
 149  */\r
 150 #if( configUSE_TICKLESS_IDLE == 1 )\r
 151         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 152 #endif /* configUSE_TICKLESS_IDLE */\r
 153 \r
 154 /*\r
 155  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 156  * power functionality only.\r
 157  */\r
 158 #if( configUSE_TICKLESS_IDLE == 1 )\r
 159         static uint32_t ulStoppedTimerCompensation = 0;\r
 160 #endif /* configUSE_TICKLESS_IDLE */\r
 161 \r
 162 /*\r
 163  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 164  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 165  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 166  */\r
 167 #if ( configASSERT_DEFINED == 1 )\r
 168          static uint8_t ucMaxSysCallPriority = 0;\r
 169          static uint32_t ulMaxPRIGROUPValue = 0;\r
 170          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( uint8_t * ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 171 #endif /* configASSERT_DEFINED */\r
 172 \r
 173 /*-----------------------------------------------------------*/\r
 174 \r
 175 /*\r
 176  * See header file for description.\r
 177  */\r
 178 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 179 {\r
 180         /* Simulate the stack frame as it would be created by a context switch\r
 181         interrupt. */\r
 182 \r
 183         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 184         of interrupts, and to ensure alignment. */\r
 185         pxTopOfStack--;\r
 186 \r
 187         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 188         pxTopOfStack--;\r
 189         *pxTopOfStack = ( ( StackType_t ) pxCode ) & portSTART_ADDRESS_MASK;    /* PC */\r
 190         pxTopOfStack--;\r
 191         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 192 \r
 193         /* Save code space by skipping register initialisation. */\r
 194         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 195         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 196 \r
 197         /* A save method is being used that requires each task to maintain its\r
 198         own exec return value. */\r
 199         pxTopOfStack--;\r
 200         *pxTopOfStack = portINITIAL_EXC_RETURN;\r
 201 \r
 202         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 203 \r
 204         return pxTopOfStack;\r
 205 }\r
 206 /*-----------------------------------------------------------*/\r
 207 \r
 208 static void prvTaskExitError( void )\r
 209 {\r
 210         /* A function that implements a task must not exit or attempt to return to\r
 211         its caller as there is nothing to return to.  If a task wants to exit it\r
 212         should instead call vTaskDelete( NULL ).\r
 213 \r
 214         Artificially force an assert() to be triggered if configASSERT() is\r
 215         defined, then stop here so application writers can catch the error. */\r
 216         configASSERT( uxCriticalNesting == ~0UL );\r
 217         portDISABLE_INTERRUPTS();\r
 218         for( ;; );\r
 219 }\r
 220 /*-----------------------------------------------------------*/\r
 221 \r
 222 /*\r
 223  * See header file for description.\r
 224  */\r
 225 BaseType_t xPortStartScheduler( void )\r
 226 {\r
 227         #if( configASSERT_DEFINED == 1 )\r
 228         {\r
 229                 volatile uint32_t ulOriginalPriority;\r
 230                 volatile uint8_t * const pucFirstUserPriorityRegister = ( uint8_t * ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 231                 volatile uint8_t ucMaxPriorityValue;\r
 232 \r
 233                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 234                 functions can be called.  ISR safe functions are those that end in\r
 235                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 236                 ensure interrupt entry is as fast and simple as possible.\r
 237 \r
 238                 Save the interrupt priority value that is about to be clobbered. */\r
 239                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 240 \r
 241                 /* Determine the number of priority bits available.  First write to all\r
 242                 possible bits. */\r
 243                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 244 \r
 245                 /* Read the value back to see how many bits stuck. */\r
 246                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 247 \r
 248                 /* Use the same mask on the maximum system call priority. */\r
 249                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 250 \r
 251                 /* Calculate the maximum acceptable priority group value for the number\r
 252                 of bits read back. */\r
 253                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 254                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 255                 {\r
 256                         ulMaxPRIGROUPValue--;\r
 257                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 258                 }\r
 259 \r
 260                 #ifdef __NVIC_PRIO_BITS\r
 261                 {\r
 262                         /* Check the CMSIS configuration that defines the number of\r
 263                         priority bits matches the number of priority bits actually queried\r
 264                         from the hardware. */\r
 265                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == __NVIC_PRIO_BITS );\r
 266                 }\r
 267                 #endif\r
 268                 \r
 269                 #ifdef configPRIO_BITS\r
 270                 {\r
 271                         /* Check the FreeRTOS configuration that defines the number of\r
 272                         priority bits matches the number of priority bits actually queried\r
 273                         from the hardware. */\r
 274                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == configPRIO_BITS );\r
 275                 }\r
 276                 #endif\r
 277 \r
 278                 /* Shift the priority group value back to its position within the AIRCR\r
 279                 register. */\r
 280                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 281                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 282 \r
 283                 /* Restore the clobbered interrupt priority register to its original\r
 284                 value. */\r
 285                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 286         }\r
 287         #endif /* conifgASSERT_DEFINED */\r
 288 \r
 289         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 290         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 291         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 292 \r
 293         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 294         here already. */\r
 295         vPortSetupTimerInterrupt();\r
 296 \r
 297         /* Initialise the critical nesting count ready for the first task. */\r
 298         uxCriticalNesting = 0;\r
 299 \r
 300         /* Ensure the VFP is enabled - it should be anyway. */\r
 301         vPortEnableVFP();\r
 302 \r
 303         /* Lazy save always. */\r
 304         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 305 \r
 306         /* Start the first task. */\r
 307         vPortStartFirstTask();\r
 308 \r
 309         /* Should not get here! */\r
 310         return 0;\r
 311 }\r
 312 /*-----------------------------------------------------------*/\r
 313 \r
 314 void vPortEndScheduler( void )\r
 315 {\r
 316         /* Not implemented in ports where there is nothing to return to.\r
 317         Artificially force an assert. */\r
 318         configASSERT( uxCriticalNesting == 1000UL );\r
 319 }\r
 320 /*-----------------------------------------------------------*/\r
 321 \r
 322 void vPortEnterCritical( void )\r
 323 {\r
 324         portDISABLE_INTERRUPTS();\r
 325         uxCriticalNesting++;\r
 326 \r
 327         /* This is not the interrupt safe version of the enter critical function so\r
 328         assert() if it is being called from an interrupt context.  Only API\r
 329         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 330         the critical nesting count is 1 to protect against recursive calls if the\r
 331         assert function also uses a critical section. */\r
 332         if( uxCriticalNesting == 1 )\r
 333         {\r
 334                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 335         }\r
 336 }\r
 337 /*-----------------------------------------------------------*/\r
 338 \r
 339 void vPortExitCritical( void )\r
 340 {\r
 341         configASSERT( uxCriticalNesting );\r
 342         uxCriticalNesting--;\r
 343         if( uxCriticalNesting == 0 )\r
 344         {\r
 345                 portENABLE_INTERRUPTS();\r
 346         }\r
 347 }\r
 348 /*-----------------------------------------------------------*/\r
 349 \r
 350 void xPortSysTickHandler( void )\r
 351 {\r
 352         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 353         executes all interrupts must be unmasked.  There is therefore no need to\r
 354         save and then restore the interrupt mask value as its value is already\r
 355         known. */\r
 356         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 357         {\r
 358                 /* Increment the RTOS tick. */\r
 359                 if( xTaskIncrementTick() != pdFALSE )\r
 360                 {\r
 361                         /* A context switch is required.  Context switching is performed in\r
 362                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 363                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 364                 }\r
 365         }\r
 366         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 367 }\r
 368 /*-----------------------------------------------------------*/\r
 369 \r
 370 #if( configUSE_TICKLESS_IDLE == 1 )\r
 371 \r
 372         #pragma WEAK( vPortSuppressTicksAndSleep )\r
 373         void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 374         {\r
 375         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements;\r
 376         TickType_t xModifiableIdleTime;\r
 377 \r
 378                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 379                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 380                 {\r
 381                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 382                 }\r
 383 \r
 384                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 385                 is accounted for as best it can be, but using the tickless mode will\r
 386                 inevitably result in some tiny drift of the time maintained by the\r
 387                 kernel with respect to calendar time. */\r
 388                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 389 \r
 390                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 391                 tick periods.  -1 is used because this code will execute part way\r
 392                 through one of the tick periods. */\r
 393                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 394                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 395                 {\r
 396                         ulReloadValue -= ulStoppedTimerCompensation;\r
 397                 }\r
 398 \r
 399                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 400                 method as that will mask interrupts that should exit sleep mode. */\r
 401                 __asm( "        cpsid i" );\r
 402                 __asm( "        dsb" );\r
 403                 __asm( "        isb" );\r
 404 \r
 405 \r
 406                 /* If a context switch is pending or a task is waiting for the scheduler\r
 407                 to be unsuspended then abandon the low power entry. */\r
 408                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 409                 {\r
 410                         /* Restart from whatever is left in the count register to complete\r
 411                         this tick period. */\r
 412                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 413 \r
 414                         /* Restart SysTick. */\r
 415                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 416 \r
 417                         /* Reset the reload register to the value required for normal tick\r
 418                         periods. */\r
 419                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 420 \r
 421                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 422                         call above. */\r
 423                         __asm( "        cpsie i" );\r
 424                 }\r
 425                 else\r
 426                 {\r
 427                         /* Set the new reload value. */\r
 428                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 429 \r
 430                         /* Clear the SysTick count flag and set the count value back to\r
 431                         zero. */\r
 432                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 433 \r
 434                         /* Restart SysTick. */\r
 435                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 436 \r
 437                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 438                         set its parameter to 0 to indicate that its implementation contains\r
 439                         its own wait for interrupt or wait for event instruction, and so wfi\r
 440                         should not be executed again.  However, the original expected idle\r
 441                         time variable must remain unmodified, so a copy is taken. */\r
 442                         xModifiableIdleTime = xExpectedIdleTime;\r
 443                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 444                         if( xModifiableIdleTime > 0 )\r
 445                         {\r
 446                                 __asm( "        dsb" );\r
 447                                 __asm( "        wfi" );\r
 448                                 __asm( "        isb" );\r
 449                         }\r
 450                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 451 \r
 452                         /* Re-enable interrupts to allow the interrupt that brought the MCU\r
 453                         out of sleep mode to execute immediately.  see comments above\r
 454                         __disable_interrupt() call above. */\r
 455                         __asm( "        cpsie i" );\r
 456                         __asm( "        dsb" );\r
 457                         __asm( "        isb" );\r
 458 \r
 459                         /* Disable interrupts again because the clock is about to be stopped\r
 460                         and interrupts that execute while the clock is stopped will increase\r
 461                         any slippage between the time maintained by the RTOS and calendar\r
 462                         time. */\r
 463                         __asm( "        cpsid i" );\r
 464                         __asm( "        dsb" );\r
 465                         __asm( "        isb" );\r
 466 \r
 467                         /* Disable the SysTick clock without reading the\r
 468                         portNVIC_SYSTICK_CTRL_REG register to ensure the\r
 469                         portNVIC_SYSTICK_COUNT_FLAG_BIT is not cleared if it is set.  Again,\r
 470                         the time the SysTick is stopped for is accounted for as best it can\r
 471                         be, but using the tickless mode will inevitably result in some tiny\r
 472                         drift of the time maintained by the kernel with respect to calendar\r
 473                         time*/\r
 474                         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT );\r
 475 \r
 476                         /* Determine if the SysTick clock has already counted to zero and\r
 477                         been set back to the current reload value (the reload back being\r
 478                         correct for the entire expected idle time) or if the SysTick is yet\r
 479                         to count to zero (in which case an interrupt other than the SysTick\r
 480                         must have brought the system out of sleep mode). */\r
 481                         if( ( portNVIC_SYSTICK_CTRL_REG & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 482                         {\r
 483                                 uint32_t ulCalculatedLoadValue;\r
 484 \r
 485                                 /* The tick interrupt is already pending, and the SysTick count\r
 486                                 reloaded with ulReloadValue.  Reset the\r
 487                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 488                                 period. */\r
 489                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 490 \r
 491                                 /* Don't allow a tiny value, or values that have somehow\r
 492                                 underflowed because the post sleep hook did something\r
 493                                 that took too long. */\r
 494                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 495                                 {\r
 496                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 497                                 }\r
 498 \r
 499                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 500 \r
 501                                 /* As the pending tick will be processed as soon as this\r
 502                                 function exits, the tick value maintained by the tick is stepped\r
 503                                 forward by one less than the time spent waiting. */\r
 504                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 505                         }\r
 506                         else\r
 507                         {\r
 508                                 /* Something other than the tick interrupt ended the sleep.\r
 509                                 Work out how long the sleep lasted rounded to complete tick\r
 510                                 periods (not the ulReload value which accounted for part\r
 511                                 ticks). */\r
 512                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 513 \r
 514                                 /* How many complete tick periods passed while the processor\r
 515                                 was waiting? */\r
 516                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 517 \r
 518                                 /* The reload value is set to whatever fraction of a single tick\r
 519                                 period remains. */\r
 520                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 521                         }\r
 522 \r
 523                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 524                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 525                         value. */\r
 526                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 527                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 528                         vTaskStepTick( ulCompleteTickPeriods );\r
 529                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 530 \r
 531                         /* Exit with interrpts enabled. */\r
 532                         __asm( "        cpsie i" );\r
 533                 }\r
 534         }\r
 535 \r
 536 #endif /* configUSE_TICKLESS_IDLE */\r
 537 /*-----------------------------------------------------------*/\r
 538 \r
 539 /*\r
 540  * Setup the systick timer to generate the tick interrupts at the required\r
 541  * frequency.\r
 542  */\r
 543 #pragma WEAK( vPortSetupTimerInterrupt )\r
 544 void vPortSetupTimerInterrupt( void )\r
 545 {\r
 546         /* Calculate the constants required to configure the tick interrupt. */\r
 547         #if( configUSE_TICKLESS_IDLE == 1 )\r
 548         {\r
 549                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 550                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 551                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 552         }\r
 553         #endif /* configUSE_TICKLESS_IDLE */\r
 554 \r
 555         /* Stop and clear the SysTick. */\r
 556         portNVIC_SYSTICK_CTRL_REG = 0UL;\r
 557         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 558 \r
 559         /* Configure SysTick to interrupt at the requested rate. */\r
 560         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 561         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 562 }\r
 563 /*-----------------------------------------------------------*/\r
 564 \r
 565 #if( configASSERT_DEFINED == 1 )\r
 566 \r
 567         void vPortValidateInterruptPriority( void )\r
 568         {\r
 569         extern uint32_t ulPortGetIPSR( void );\r
 570         uint32_t ulCurrentInterrupt;\r
 571         uint8_t ucCurrentPriority;\r
 572 \r
 573                 ulCurrentInterrupt = ulPortGetIPSR();\r
 574 \r
 575                 /* Is the interrupt number a user defined interrupt? */\r
 576                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 577                 {\r
 578                         /* Look up the interrupt's priority. */\r
 579                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 580 \r
 581                         /* The following assertion will fail if a service routine (ISR) for\r
 582                         an interrupt that has been assigned a priority above\r
 583                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 584                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 585                         from interrupts that have been assigned a priority at or below\r
 586                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 587 \r
 588                         Numerically low interrupt priority numbers represent logically high\r
 589                         interrupt priorities, therefore the priority of the interrupt must\r
 590                         be set to a value equal to or numerically *higher* than\r
 591                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 592 \r
 593                         Interrupts that use the FreeRTOS API must not be left at their\r
 594                         default priority of     zero as that is the highest possible priority,\r
 595                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 596                         and     therefore also guaranteed to be invalid.\r
 597 \r
 598                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 599                         interrupt entry is as fast and simple as possible.\r
 600 \r
 601                         The following links provide detailed information:\r
 602                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 603                         http://www.freertos.org/FAQHelp.html */\r
 604                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 605                 }\r
 606 \r
 607                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 608                 that define each interrupt's priority to be split between bits that\r
 609                 define the interrupt's pre-emption priority bits and bits that define\r
 610                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 611                 to be pre-emption priority bits.  The following assertion will fail if\r
 612                 this is not the case (if some bits represent a sub-priority).\r
 613 \r
 614                 If the application only uses CMSIS libraries for interrupt\r
 615                 configuration then the correct setting can be achieved on all Cortex-M\r
 616                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 617                 scheduler.  Note however that some vendor specific peripheral libraries\r
 618                 assume a non-zero priority group setting, in which cases using a value\r
 619                 of zero will result in unpredictable behaviour. */\r
 620                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 621         }\r
 622 \r
 623 #endif /* configASSERT_DEFINED */\r
 624 \r
 625 \r
 626 \r
 627 \r
 628 \r
 629 \r
 630 \r
 631 \r
 632 \r
 633 \r
 634 \r
 635 \r
 636 \r
 637 \r
 638 \r
 639 \r
 640 \r
 641 \r
 642 \r
 643 \r
 644 \r