git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/CCS/ARM_CM4F/port.c

   1 /*\r
   2     FreeRTOS V8.2.3 - Copyright (C) 2015 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /*-----------------------------------------------------------\r
  71  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  72  *----------------------------------------------------------*/\r
  73 \r
  74 /* Scheduler includes. */\r
  75 #include "FreeRTOS.h"\r
  76 #include "task.h"\r
  77 \r
  78 #ifndef __TI_VFP_SUPPORT__\r
  79         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  80 #endif\r
  81 \r
  82 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  83         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  84 #endif\r
  85 \r
  86 #ifndef configSYSTICK_CLOCK_HZ\r
  87         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  88         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  89         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  90 #else\r
  91         /* The way the SysTick is clocked is not modified in case it is not the same\r
  92         as the core. */\r
  93         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  94 #endif\r
  95 \r
  96 /* Constants required to manipulate the core.  Registers first... */\r
  97 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
  98 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
  99 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
 100 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 101 /* ...then bits in the registers. */\r
 102 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 103 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 104 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 105 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 106 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 107 \r
 108 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 109 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 110 \r
 111 /* Constants required to check the validity of an interrupt priority. */\r
 112 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 113 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 114 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 115 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 116 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 117 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 118 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 119 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 120 \r
 121 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 122 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 123 \r
 124 /* Constants required to manipulate the VFP. */\r
 125 #define portFPCCR                                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
 126 #define portASPEN_AND_LSPEN_BITS                        ( 0x3UL << 30UL )\r
 127 \r
 128 /* Constants required to set up the initial stack. */\r
 129 #define portINITIAL_XPSR                                        ( 0x01000000 )\r
 130 #define portINITIAL_EXEC_RETURN                         ( 0xfffffffd )\r
 131 \r
 132 /* The systick is a 24-bit counter. */\r
 133 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 134 \r
 135 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 136 occurred while the SysTick counter is stopped during tickless idle\r
 137 calculations. */\r
 138 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 139 \r
 140 /* Required to allow portasm.asm access the configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 141 setting. */\r
 142 const uint32_t ulMaxSyscallInterruptPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY;\r
 143 \r
 144 /* Each task maintains its own interrupt status in the critical nesting\r
 145 variable. */\r
 146 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 147 \r
 148 /*\r
 149  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 150  * file is weak to allow application writers to change the timer used to\r
 151  * generate the tick interrupt.\r
 152  */\r
 153 void vPortSetupTimerInterrupt( void );\r
 154 \r
 155 /*\r
 156  * Exception handlers.\r
 157  */\r
 158 void xPortSysTickHandler( void );\r
 159 \r
 160 /*\r
 161  * Start first task is a separate function so it can be tested in isolation.\r
 162  */\r
 163 extern void vPortStartFirstTask( void );\r
 164 \r
 165 /*\r
 166  * Turn the VFP on.\r
 167  */\r
 168 extern void vPortEnableVFP( void );\r
 169 \r
 170 /*\r
 171  * Used to catch tasks that attempt to return from their implementing function.\r
 172  */\r
 173 static void prvTaskExitError( void );\r
 174 \r
 175 /*-----------------------------------------------------------*/\r
 176 \r
 177 /*\r
 178  * The number of SysTick increments that make up one tick period.\r
 179  */\r
 180 #if configUSE_TICKLESS_IDLE == 1\r
 181         static uint32_t ulTimerCountsForOneTick = 0;\r
 182 #endif /* configUSE_TICKLESS_IDLE */\r
 183 \r
 184 /*\r
 185  * The maximum number of tick periods that can be suppressed is limited by the\r
 186  * 24 bit resolution of the SysTick timer.\r
 187  */\r
 188 #if configUSE_TICKLESS_IDLE == 1\r
 189         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 190 #endif /* configUSE_TICKLESS_IDLE */\r
 191 \r
 192 /*\r
 193  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 194  * power functionality only.\r
 195  */\r
 196 #if configUSE_TICKLESS_IDLE == 1\r
 197         static uint32_t ulStoppedTimerCompensation = 0;\r
 198 #endif /* configUSE_TICKLESS_IDLE */\r
 199 \r
 200 /*\r
 201  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 202  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 203  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 204  */\r
 205 #if ( configASSERT_DEFINED == 1 )\r
 206          static uint8_t ucMaxSysCallPriority = 0;\r
 207          static uint32_t ulMaxPRIGROUPValue = 0;\r
 208          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( uint8_t * ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 209 #endif /* configASSERT_DEFINED */\r
 210 \r
 211 /*-----------------------------------------------------------*/\r
 212 \r
 213 /*\r
 214  * See header file for description.\r
 215  */\r
 216 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 217 {\r
 218         /* Simulate the stack frame as it would be created by a context switch\r
 219         interrupt. */\r
 220 \r
 221         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 222         of interrupts, and to ensure alignment. */\r
 223         pxTopOfStack--;\r
 224 \r
 225         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 226         pxTopOfStack--;\r
 227         *pxTopOfStack = ( StackType_t ) pxCode; /* PC */\r
 228         pxTopOfStack--;\r
 229         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 230 \r
 231         /* Save code space by skipping register initialisation. */\r
 232         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 233         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 234 \r
 235         /* A save method is being used that requires each task to maintain its\r
 236         own exec return value. */\r
 237         pxTopOfStack--;\r
 238         *pxTopOfStack = portINITIAL_EXEC_RETURN;\r
 239 \r
 240         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 241 \r
 242         return pxTopOfStack;\r
 243 }\r
 244 /*-----------------------------------------------------------*/\r
 245 \r
 246 static void prvTaskExitError( void )\r
 247 {\r
 248         /* A function that implements a task must not exit or attempt to return to\r
 249         its caller as there is nothing to return to.  If a task wants to exit it\r
 250         should instead call vTaskDelete( NULL ).\r
 251 \r
 252         Artificially force an assert() to be triggered if configASSERT() is\r
 253         defined, then stop here so application writers can catch the error. */\r
 254         configASSERT( uxCriticalNesting == ~0UL );\r
 255         portDISABLE_INTERRUPTS();\r
 256         for( ;; );\r
 257 }\r
 258 /*-----------------------------------------------------------*/\r
 259 \r
 260 /*\r
 261  * See header file for description.\r
 262  */\r
 263 BaseType_t xPortStartScheduler( void )\r
 264 {\r
 265         #if( configASSERT_DEFINED == 1 )\r
 266         {\r
 267                 volatile uint32_t ulOriginalPriority;\r
 268                 volatile uint8_t * const pucFirstUserPriorityRegister = ( uint8_t * ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 269                 volatile uint8_t ucMaxPriorityValue;\r
 270 \r
 271                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 272                 functions can be called.  ISR safe functions are those that end in\r
 273                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 274                 ensure interrupt entry is as fast and simple as possible.\r
 275 \r
 276                 Save the interrupt priority value that is about to be clobbered. */\r
 277                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 278 \r
 279                 /* Determine the number of priority bits available.  First write to all\r
 280                 possible bits. */\r
 281                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 282 \r
 283                 /* Read the value back to see how many bits stuck. */\r
 284                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 285 \r
 286                 /* Use the same mask on the maximum system call priority. */\r
 287                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 288 \r
 289                 /* Calculate the maximum acceptable priority group value for the number\r
 290                 of bits read back. */\r
 291                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 292                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 293                 {\r
 294                         ulMaxPRIGROUPValue--;\r
 295                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 296                 }\r
 297 \r
 298                 /* Shift the priority group value back to its position within the AIRCR\r
 299                 register. */\r
 300                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 301                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 302 \r
 303                 /* Restore the clobbered interrupt priority register to its original\r
 304                 value. */\r
 305                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 306         }\r
 307         #endif /* conifgASSERT_DEFINED */\r
 308 \r
 309         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 310         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 311         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 312 \r
 313         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 314         here already. */\r
 315         vPortSetupTimerInterrupt();\r
 316 \r
 317         /* Initialise the critical nesting count ready for the first task. */\r
 318         uxCriticalNesting = 0;\r
 319 \r
 320         /* Ensure the VFP is enabled - it should be anyway. */\r
 321         vPortEnableVFP();\r
 322 \r
 323         /* Lazy save always. */\r
 324         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 325 \r
 326         /* Start the first task. */\r
 327         vPortStartFirstTask();\r
 328 \r
 329         /* Should not get here! */\r
 330         return 0;\r
 331 }\r
 332 /*-----------------------------------------------------------*/\r
 333 \r
 334 void vPortEndScheduler( void )\r
 335 {\r
 336         /* Not implemented in ports where there is nothing to return to.\r
 337         Artificially force an assert. */\r
 338         configASSERT( uxCriticalNesting == 1000UL );\r
 339 }\r
 340 /*-----------------------------------------------------------*/\r
 341 \r
 342 void vPortEnterCritical( void )\r
 343 {\r
 344         portDISABLE_INTERRUPTS();\r
 345         uxCriticalNesting++;\r
 346 \r
 347         /* This is not the interrupt safe version of the enter critical function so\r
 348         assert() if it is being called from an interrupt context.  Only API\r
 349         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 350         the critical nesting count is 1 to protect against recursive calls if the\r
 351         assert function also uses a critical section. */\r
 352         if( uxCriticalNesting == 1 )\r
 353         {\r
 354                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 355         }\r
 356 }\r
 357 /*-----------------------------------------------------------*/\r
 358 \r
 359 void vPortExitCritical( void )\r
 360 {\r
 361         configASSERT( uxCriticalNesting );\r
 362         uxCriticalNesting--;\r
 363         if( uxCriticalNesting == 0 )\r
 364         {\r
 365                 portENABLE_INTERRUPTS();\r
 366         }\r
 367 }\r
 368 /*-----------------------------------------------------------*/\r
 369 \r
 370 void xPortSysTickHandler( void )\r
 371 {\r
 372         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 373         executes all interrupts must be unmasked.  There is therefore no need to\r
 374         save and then restore the interrupt mask value as its value is already\r
 375         known. */\r
 376         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 377         {\r
 378                 /* Increment the RTOS tick. */\r
 379                 if( xTaskIncrementTick() != pdFALSE )\r
 380                 {\r
 381                         /* A context switch is required.  Context switching is performed in\r
 382                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 383                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 384                 }\r
 385         }\r
 386         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 387 }\r
 388 /*-----------------------------------------------------------*/\r
 389 \r
 390 #if configUSE_TICKLESS_IDLE == 1\r
 391 \r
 392         #pragma WEAK( vPortSuppressTicksAndSleep )\r
 393         void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 394         {\r
 395         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 396         TickType_t xModifiableIdleTime;\r
 397 \r
 398                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 399                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 400                 {\r
 401                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 402                 }\r
 403 \r
 404                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 405                 is accounted for as best it can be, but using the tickless mode will\r
 406                 inevitably result in some tiny drift of the time maintained by the\r
 407                 kernel with respect to calendar time. */\r
 408                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 409 \r
 410                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 411                 tick periods.  -1 is used because this code will execute part way\r
 412                 through one of the tick periods. */\r
 413                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 414                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 415                 {\r
 416                         ulReloadValue -= ulStoppedTimerCompensation;\r
 417                 }\r
 418 \r
 419                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 420                 method as that will mask interrupts that should exit sleep mode. */\r
 421                 __asm( "        cpsid i" );\r
 422 \r
 423                 /* If a context switch is pending or a task is waiting for the scheduler\r
 424                 to be unsuspended then abandon the low power entry. */\r
 425                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 426                 {\r
 427                         /* Restart from whatever is left in the count register to complete\r
 428                         this tick period. */\r
 429                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 430 \r
 431                         /* Restart SysTick. */\r
 432                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 433 \r
 434                         /* Reset the reload register to the value required for normal tick\r
 435                         periods. */\r
 436                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 437 \r
 438                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 439                         call above. */\r
 440                         __asm( "        cpsie i" );\r
 441                 }\r
 442                 else\r
 443                 {\r
 444                         /* Set the new reload value. */\r
 445                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 446 \r
 447                         /* Clear the SysTick count flag and set the count value back to\r
 448                         zero. */\r
 449                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 450 \r
 451                         /* Restart SysTick. */\r
 452                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 453 \r
 454                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 455                         set its parameter to 0 to indicate that its implementation contains\r
 456                         its own wait for interrupt or wait for event instruction, and so wfi\r
 457                         should not be executed again.  However, the original expected idle\r
 458                         time variable must remain unmodified, so a copy is taken. */\r
 459                         xModifiableIdleTime = xExpectedIdleTime;\r
 460                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 461                         if( xModifiableIdleTime > 0 )\r
 462                         {\r
 463                                 __asm( "        dsb" );\r
 464                                 __asm( "        wfi" );\r
 465                                 __asm( "        isb" );\r
 466                         }\r
 467                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 468 \r
 469                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 470                         accounted for as best it can be, but using the tickless mode will\r
 471                         inevitably result in some tiny drift of the time maintained by the\r
 472                         kernel with respect to calendar time. */\r
 473                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 474                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 475 \r
 476                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 477                         call above. */\r
 478                         __asm( "        cpsie i" );\r
 479 \r
 480                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 481                         {\r
 482                                 uint32_t ulCalculatedLoadValue;\r
 483 \r
 484                                 /* The tick interrupt has already executed, and the SysTick\r
 485                                 count reloaded with ulReloadValue.  Reset the\r
 486                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 487                                 period. */\r
 488                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 489 \r
 490                                 /* Don't allow a tiny value, or values that have somehow\r
 491                                 underflowed because the post sleep hook did something\r
 492                                 that took too long. */\r
 493                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 494                                 {\r
 495                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 496                                 }\r
 497 \r
 498                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 499 \r
 500                                 /* The tick interrupt handler will already have pended the tick\r
 501                                 processing in the kernel.  As the pending tick will be\r
 502                                 processed as soon as this function exits, the tick value\r
 503                                 maintained by the tick is stepped forward by one less than the\r
 504                                 time spent waiting. */\r
 505                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 506                         }\r
 507                         else\r
 508                         {\r
 509                                 /* Something other than the tick interrupt ended the sleep.\r
 510                                 Work out how long the sleep lasted rounded to complete tick\r
 511                                 periods (not the ulReload value which accounted for part\r
 512                                 ticks). */\r
 513                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 514 \r
 515                                 /* How many complete tick periods passed while the processor\r
 516                                 was waiting? */\r
 517                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 518 \r
 519                                 /* The reload value is set to whatever fraction of a single tick\r
 520                                 period remains. */\r
 521                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1 ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 522                         }\r
 523 \r
 524                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 525                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 526                         value.  The critical section is used to ensure the tick interrupt\r
 527                         can only execute once in the case that the reload register is near\r
 528                         zero. */\r
 529                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 530                         portENTER_CRITICAL();\r
 531                         {\r
 532                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 533                                 vTaskStepTick( ulCompleteTickPeriods );\r
 534                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 535                         }\r
 536                         portEXIT_CRITICAL();\r
 537                 }\r
 538         }\r
 539 \r
 540 #endif /* #if configUSE_TICKLESS_IDLE */\r
 541 /*-----------------------------------------------------------*/\r
 542 \r
 543 /*\r
 544  * Setup the systick timer to generate the tick interrupts at the required\r
 545  * frequency.\r
 546  */\r
 547 #pragma WEAK( vPortSetupTimerInterrupt )\r
 548 void vPortSetupTimerInterrupt( void )\r
 549 {\r
 550         /* Calculate the constants required to configure the tick interrupt. */\r
 551         #if configUSE_TICKLESS_IDLE == 1\r
 552         {\r
 553                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 554                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 555                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 556         }\r
 557         #endif /* configUSE_TICKLESS_IDLE */\r
 558 \r
 559         /* Configure SysTick to interrupt at the requested rate. */\r
 560         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 561         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 562 }\r
 563 /*-----------------------------------------------------------*/\r
 564 \r
 565 #if( configASSERT_DEFINED == 1 )\r
 566 \r
 567         void vPortValidateInterruptPriority( void )\r
 568         {\r
 569         extern uint32_t ulPortGetIPSR( void );\r
 570         uint32_t ulCurrentInterrupt;\r
 571         uint8_t ucCurrentPriority;\r
 572 \r
 573                 ulCurrentInterrupt = ulPortGetIPSR();\r
 574 \r
 575                 /* Is the interrupt number a user defined interrupt? */\r
 576                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 577                 {\r
 578                         /* Look up the interrupt's priority. */\r
 579                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 580 \r
 581                         /* The following assertion will fail if a service routine (ISR) for\r
 582                         an interrupt that has been assigned a priority above\r
 583                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 584                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 585                         from interrupts that have been assigned a priority at or below\r
 586                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 587 \r
 588                         Numerically low interrupt priority numbers represent logically high\r
 589                         interrupt priorities, therefore the priority of the interrupt must\r
 590                         be set to a value equal to or numerically *higher* than\r
 591                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 592 \r
 593                         Interrupts that use the FreeRTOS API must not be left at their\r
 594                         default priority of     zero as that is the highest possible priority,\r
 595                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 596                         and     therefore also guaranteed to be invalid.\r
 597 \r
 598                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 599                         interrupt entry is as fast and simple as possible.\r
 600 \r
 601                         The following links provide detailed information:\r
 602                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 603                         http://www.freertos.org/FAQHelp.html */\r
 604                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 605                 }\r
 606 \r
 607                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 608                 that define each interrupt's priority to be split between bits that\r
 609                 define the interrupt's pre-emption priority bits and bits that define\r
 610                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 611                 to be pre-emption priority bits.  The following assertion will fail if\r
 612                 this is not the case (if some bits represent a sub-priority).\r
 613 \r
 614                 If the application only uses CMSIS libraries for interrupt\r
 615                 configuration then the correct setting can be achieved on all Cortex-M\r
 616                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 617                 scheduler.  Note however that some vendor specific peripheral libraries\r
 618                 assume a non-zero priority group setting, in which cases using a value\r
 619                 of zero will result in unpredicable behaviour. */\r
 620                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 621         }\r
 622 \r
 623 #endif /* configASSERT_DEFINED */\r
 624 \r
 625 \r
 626 \r
 627 \r
 628 \r
 629 \r
 630 \r
 631 \r
 632 \r
 633 \r
 634 \r
 635 \r
 636 \r
 637 \r
 638 \r
 639 \r
 640 \r
 641 \r
 642 \r
 643 \r
 644 \r