git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/CCS/ARM_CM4F/portasm.asm

   1 ;/*\r
   2 ; * FreeRTOS Kernel V10.1.0\r
   3 ; * Copyright (C) 2018 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4 ; *\r
   5 ; * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6 ; * this software and associated documentation files (the "Software"), to deal in\r
   7 ; * the Software without restriction, including without limitation the rights to\r
   8 ; * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9 ; * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10 ; * subject to the following conditions:\r
  11 ; *\r
  12 ; * The above copyright notice and this permission notice shall be included in all\r
  13 ; * copies or substantial portions of the Software.\r
  14 ; *\r
  15 ; * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  16 ; * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  17 ; * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  18 ; * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  19 ; * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  20 ; * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  21 ; *\r
  22 ; * http://www.FreeRTOS.org\r
  23 ; * http://aws.amazon.com/freertos\r
  24 ; *\r
  25 ; * 1 tab == 4 spaces!\r
  26 ; */\r
  27 \r
  28         .thumb\r
  29 \r
  30         .ref pxCurrentTCB\r
  31         .ref vTaskSwitchContext\r
  32         .ref ulMaxSyscallInterruptPriority\r
  33 \r
  34         .def xPortPendSVHandler\r
  35         .def ulPortGetIPSR\r
  36         .def vPortSVCHandler\r
  37         .def vPortStartFirstTask\r
  38         .def vPortEnableVFP\r
  39 \r
  40 NVICOffsetConst:                                        .word   0xE000ED08\r
  41 CPACRConst:                                                     .word   0xE000ED88\r
  42 pxCurrentTCBConst:                                      .word   pxCurrentTCB\r
  43 ulMaxSyscallInterruptPriorityConst: .word ulMaxSyscallInterruptPriority\r
  44 \r
  45 ; -----------------------------------------------------------\r
  46 \r
  47         .align 4\r
  48 ulPortGetIPSR: .asmfunc\r
  49         mrs r0, ipsr\r
  50         bx r14\r
  51         .endasmfunc\r
  52  ; -----------------------------------------------------------\r
  53 \r
  54         .align 4\r
  55 vPortSetInterruptMask: .asmfunc\r
  56         push {r0}\r
  57         ldr r0, ulMaxSyscallInterruptPriorityConst\r
  58         msr basepri, r0\r
  59         pop {r0}\r
  60         bx r14\r
  61         .endasmfunc\r
  62 ; -----------------------------------------------------------\r
  63 \r
  64         .align 4\r
  65 xPortPendSVHandler: .asmfunc\r
  66         mrs r0, psp\r
  67         isb\r
  68 \r
  69         ;/* Get the location of the current TCB. */\r
  70         ldr     r3, pxCurrentTCBConst\r
  71         ldr     r2, [r3]\r
  72 \r
  73         ;/* Is the task using the FPU context?  If so, push high vfp registers. */\r
  74         tst r14, #0x10\r
  75         it eq\r
  76         vstmdbeq r0!, {s16-s31}\r
  77 \r
  78         ;/* Save the core registers. */\r
  79         stmdb r0!, {r4-r11, r14}\r
  80 \r
  81         ;/* Save the new top of stack into the first member of the TCB. */\r
  82         str r0, [r2]\r
  83 \r
  84         stmdb sp!, {r0, r3}\r
  85         ldr r0, ulMaxSyscallInterruptPriorityConst\r
  86         ldr r1, [r0]\r
  87         msr basepri, r1\r
  88         dsb\r
  89         isb\r
  90         bl vTaskSwitchContext\r
  91         mov r0, #0\r
  92         msr basepri, r0\r
  93         ldmia sp!, {r0, r3}\r
  94 \r
  95         ;/* The first item in pxCurrentTCB is the task top of stack. */\r
  96         ldr r1, [r3]\r
  97         ldr r0, [r1]\r
  98 \r
  99         ;/* Pop the core registers. */\r
 100         ldmia r0!, {r4-r11, r14}\r
 101 \r
 102         ;/* Is the task using the FPU context?  If so, pop the high vfp registers\r
 103         ;too. */\r
 104         tst r14, #0x10\r
 105         it eq\r
 106         vldmiaeq r0!, {s16-s31}\r
 107 \r
 108         msr psp, r0\r
 109         isb\r
 110         bx r14\r
 111         .endasmfunc\r
 112 \r
 113 ; -----------------------------------------------------------\r
 114 \r
 115         .align 4\r
 116 vPortSVCHandler: .asmfunc\r
 117         ;/* Get the location of the current TCB. */\r
 118         ldr     r3, pxCurrentTCBConst\r
 119         ldr r1, [r3]\r
 120         ldr r0, [r1]\r
 121         ;/* Pop the core registers. */\r
 122         ldmia r0!, {r4-r11, r14}\r
 123         msr psp, r0\r
 124         isb\r
 125         mov r0, #0\r
 126         msr     basepri, r0\r
 127         bx r14\r
 128         .endasmfunc\r
 129 \r
 130 ; -----------------------------------------------------------\r
 131 \r
 132         .align 4\r
 133 vPortStartFirstTask: .asmfunc\r
 134         ;/* Use the NVIC offset register to locate the stack. */\r
 135         ldr r0, NVICOffsetConst\r
 136         ldr r0, [r0]\r
 137         ldr r0, [r0]\r
 138         ;/* Set the msp back to the start of the stack. */\r
 139         msr msp, r0\r
 140         ;/* Clear the bit that indicates the FPU is in use in case the FPU was used\r
 141         ;before the scheduler was started - which would otherwise result in the\r
 142         ;unnecessary leaving of space in the SVC stack for lazy saving of FPU\r
 143         ;registers. */\r
 144         mov r0, #0\r
 145         msr control, r0\r
 146         ;/* Call SVC to start the first task. */\r
 147         cpsie i\r
 148         cpsie f\r
 149         dsb\r
 150         isb\r
 151         svc #0\r
 152         .endasmfunc\r
 153 \r
 154 ; -----------------------------------------------------------\r
 155 \r
 156         .align 4\r
 157 vPortEnableVFP: .asmfunc\r
 158         ;/* The FPU enable bits are in the CPACR. */\r
 159         ldr.w r0, CPACRConst\r
 160         ldr     r1, [r0]\r
 161 \r
 162         ;/* Enable CP10 and CP11 coprocessors, then save back. */\r
 163         orr     r1, r1, #( 0xf << 20 )\r
 164         str r1, [r0]\r
 165         bx      r14\r
 166         .endasmfunc\r
 167 \r
 168         .end\r
 169 \r
 170 ; -----------------------------------------------------------\r
 171 \r