git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/CCS/ARM_Cortex-R4/port.c

   1 /*\r
   2     FreeRTOS V7.6.0 - Copyright (C) 2013 Real Time Engineers Ltd. \r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS provides completely free yet professionally developed,    *\r
  10      *    robust, strictly quality controlled, supported, and cross          *\r
  11      *    platform software that has become a de facto standard.             *\r
  12      *                                                                       *\r
  13      *    Help yourself get started quickly and support the FreeRTOS         *\r
  14      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  15      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  16      *                                                                       *\r
  17      *    Thank you!                                                         *\r
  18      *                                                                       *\r
  19     ***************************************************************************\r
  20 \r
  21     This file is part of the FreeRTOS distribution.\r
  22 \r
  23     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  24     the terms of the GNU General Public License (version 2) as published by the\r
  25     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  26 \r
  27     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
  28     >>! a combined work that includes FreeRTOS without being obliged to provide\r
  29     >>! the source code for proprietary components outside of the FreeRTOS\r
  30     >>! kernel.\r
  31 \r
  32     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  33     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  34     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  35     link: http://www.freertos.org/a00114.html\r
  36 \r
  37     1 tab == 4 spaces!\r
  38 \r
  39     ***************************************************************************\r
  40      *                                                                       *\r
  41      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  42      *    not run, what could be wrong?"                                     *\r
  43      *                                                                       *\r
  44      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  49     license and Real Time Engineers Ltd. contact details.\r
  50 \r
  51     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  52     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  53     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  54 \r
  55     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  56     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  57     licenses offer ticketed support, indemnification and middleware.\r
  58 \r
  59     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  60     engineered and independently SIL3 certified version for use in safety and\r
  61     mission critical applications that require provable dependability.\r
  62 \r
  63     1 tab == 4 spaces!\r
  64 */\r
  65 \r
  66 /* FreeRTOS includes. */\r
  67 #include "FreeRTOS.h"\r
  68 #include "task.h"\r
  69 \r
  70 /*-----------------------------------------------------------*/\r
  71 \r
  72 /* Count of the critical section nesting depth. */\r
  73 unsigned portLONG ulCriticalNesting = 9999;\r
  74 \r
  75 /*-----------------------------------------------------------*/\r
  76 \r
  77 /* Registers required to configure the RTI. */\r
  78 #define portRTI_GCTRL_REG               ( * ( ( volatile unsigned long * ) 0xFFFFFC00 ) )\r
  79 #define portRTI_TBCTRL_REG      ( * ( ( volatile unsigned long * ) 0xFFFFFC04 ) )\r
  80 #define portRTI_COMPCTRL_REG    ( * ( ( volatile unsigned long * ) 0xFFFFFC0C ) )\r
  81 #define portRTI_CNT0_FRC0_REG   ( * ( ( volatile unsigned long * ) 0xFFFFFC10 ) )\r
  82 #define portRTI_CNT0_UC0_REG    ( * ( ( volatile unsigned long * ) 0xFFFFFC14 ) )\r
  83 #define portRTI_CNT0_CPUC0_REG  ( * ( ( volatile unsigned long * ) 0xFFFFFC18 ) )\r
  84 #define portRTI_CNT0_COMP0_REG  ( * ( ( volatile unsigned long * ) 0xFFFFFC50 ) )\r
  85 #define portRTI_CNT0_UDCP0_REG  ( * ( ( volatile unsigned long * ) 0xFFFFFC54 ) )\r
  86 #define portRTI_SETINTENA_REG   ( * ( ( volatile unsigned long * ) 0xFFFFFC80 ) )\r
  87 #define portRTI_CLEARINTENA_REG ( * ( ( volatile unsigned long * ) 0xFFFFFC84 ) )\r
  88 #define portRTI_INTFLAG_REG     ( * ( ( volatile unsigned long * ) 0xFFFFFC88 ) )\r
  89 \r
  90 \r
  91 /* Constants required to set up the initial stack of each task. */\r
  92 #define portINITIAL_SPSR                ( ( portSTACK_TYPE ) 0x1F )\r
  93 #define portINITIAL_FPSCR               ( ( portSTACK_TYPE ) 0x00 )\r
  94 #define portINSTRUCTION_SIZE    ( ( portSTACK_TYPE ) 0x04 )\r
  95 #define portTHUMB_MODE_BIT              ( ( portSTACK_TYPE ) 0x20 )\r
  96 \r
  97 /* The number of words on the stack frame between the saved Top Of Stack and\r
  98 R0 (in which the parameters are passed. */\r
  99 #define portSPACE_BETWEEN_TOS_AND_PARAMETERS    ( 12 )\r
 100 \r
 101 /*-----------------------------------------------------------*/\r
 102 \r
 103 /* vPortStartFirstSTask() is defined in portASM.asm */\r
 104 extern void vPortStartFirstTask( void );\r
 105 \r
 106 /*-----------------------------------------------------------*/\r
 107 \r
 108 /* Saved as part of the task context.  Set to pdFALSE if the task does not\r
 109 require an FPU context. */\r
 110 unsigned long ulTaskHasFPUContext = 0;\r
 111 \r
 112 /*-----------------------------------------------------------*/\r
 113 \r
 114 \r
 115 /*\r
 116  * See header file for description.\r
 117  */\r
 118 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 119 {\r
 120 portSTACK_TYPE *pxOriginalTOS;\r
 121 \r
 122         pxOriginalTOS = pxTopOfStack;\r
 123 \r
 124         #if __TI_VFP_SUPPORT__\r
 125         {\r
 126                 /* Ensure the stack is correctly aligned on exit. */\r
 127                 pxTopOfStack--;\r
 128         }\r
 129         #endif\r
 130 \r
 131         /* Setup the initial stack of the task.  The stack is set exactly as\r
 132         expected by the portRESTORE_CONTEXT() macro. */\r
 133 \r
 134         /* First on the stack is the return address - which is the start of the as\r
 135         the task has not executed yet.  The offset is added to make the return\r
 136         address appear as it would within an IRQ ISR. */\r
 137         *pxTopOfStack = ( portSTACK_TYPE ) pxCode + portINSTRUCTION_SIZE;\r
 138         pxTopOfStack--;\r
 139 \r
 140         *pxTopOfStack = ( portSTACK_TYPE ) 0x00000000;  /* R14 */\r
 141         pxTopOfStack--;\r
 142         *pxTopOfStack = ( portSTACK_TYPE ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
 143         pxTopOfStack--;\r
 144 \r
 145         #ifdef portPRELOAD_TASK_REGISTERS\r
 146         {\r
 147                 *pxTopOfStack = ( portSTACK_TYPE ) 0x12121212;  /* R12 */\r
 148                 pxTopOfStack--;\r
 149                 *pxTopOfStack = ( portSTACK_TYPE ) 0x11111111;  /* R11 */\r
 150                 pxTopOfStack--;\r
 151                 *pxTopOfStack = ( portSTACK_TYPE ) 0x10101010;  /* R10 */\r
 152                 pxTopOfStack--;\r
 153                 *pxTopOfStack = ( portSTACK_TYPE ) 0x09090909;  /* R9 */\r
 154                 pxTopOfStack--;\r
 155                 *pxTopOfStack = ( portSTACK_TYPE ) 0x08080808;  /* R8 */\r
 156                 pxTopOfStack--;\r
 157                 *pxTopOfStack = ( portSTACK_TYPE ) 0x07070707;  /* R7 */\r
 158                 pxTopOfStack--;\r
 159                 *pxTopOfStack = ( portSTACK_TYPE ) 0x06060606;  /* R6 */\r
 160                 pxTopOfStack--;\r
 161                 *pxTopOfStack = ( portSTACK_TYPE ) 0x05050505;  /* R5 */\r
 162                 pxTopOfStack--;\r
 163                 *pxTopOfStack = ( portSTACK_TYPE ) 0x04040404;  /* R4 */\r
 164                 pxTopOfStack--;\r
 165                 *pxTopOfStack = ( portSTACK_TYPE ) 0x03030303;  /* R3 */\r
 166                 pxTopOfStack--;\r
 167                 *pxTopOfStack = ( portSTACK_TYPE ) 0x02020202;  /* R2 */\r
 168                 pxTopOfStack--;\r
 169                 *pxTopOfStack = ( portSTACK_TYPE ) 0x01010101;  /* R1 */\r
 170                 pxTopOfStack--;\r
 171         }\r
 172         #else\r
 173         {\r
 174                 pxTopOfStack -= portSPACE_BETWEEN_TOS_AND_PARAMETERS;\r
 175         }\r
 176         #endif\r
 177 \r
 178         /* Function parameters are passed in R0. */\r
 179         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters; /* R0 */\r
 180         pxTopOfStack--;\r
 181 \r
 182         /* Set the status register for system mode, with interrupts enabled. */\r
 183         *pxTopOfStack = ( portSTACK_TYPE ) ( ( _get_CPSR() & ~0xFF ) | portINITIAL_SPSR );\r
 184 \r
 185         if( ( ( unsigned long ) pxCode & 0x01UL ) != 0x00 )\r
 186         {\r
 187                 /* The task will start in thumb mode. */\r
 188                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
 189         }\r
 190 \r
 191         #ifdef __TI_VFP_SUPPORT__\r
 192         {\r
 193                 pxTopOfStack--;\r
 194 \r
 195                 /* The last thing on the stack is the tasks ulUsingFPU value, which by\r
 196                 default is set to indicate that the stack frame does not include FPU\r
 197                 registers. */\r
 198                 *pxTopOfStack = pdFALSE;\r
 199         }\r
 200         #endif\r
 201 \r
 202         return pxTopOfStack;\r
 203 }\r
 204 /*-----------------------------------------------------------*/\r
 205 \r
 206 static void prvSetupTimerInterrupt(void)\r
 207 {\r
 208         /* Disable timer 0. */\r
 209         portRTI_GCTRL_REG &= 0xFFFFFFFEUL;\r
 210 \r
 211         /* Use the internal counter. */\r
 212         portRTI_TBCTRL_REG = 0x00000000U;\r
 213 \r
 214         /* COMPSEL0 will use the RTIFRC0 counter. */\r
 215         portRTI_COMPCTRL_REG = 0x00000000U;\r
 216 \r
 217         /* Initialise the counter and the prescale counter registers. */\r
 218         portRTI_CNT0_UC0_REG =  0x00000000U;\r
 219         portRTI_CNT0_FRC0_REG =  0x00000000U;\r
 220 \r
 221         /* Set Prescalar for RTI clock. */\r
 222         portRTI_CNT0_CPUC0_REG = 0x00000001U;\r
 223         portRTI_CNT0_COMP0_REG = ( configCPU_CLOCK_HZ / 2 ) / configTICK_RATE_HZ;\r
 224         portRTI_CNT0_UDCP0_REG = ( configCPU_CLOCK_HZ / 2 ) / configTICK_RATE_HZ;\r
 225 \r
 226         /* Clear interrupts. */\r
 227         portRTI_INTFLAG_REG =  0x0007000FU;\r
 228         portRTI_CLEARINTENA_REG = 0x00070F0FU;\r
 229 \r
 230         /* Enable the compare 0 interrupt. */\r
 231         portRTI_SETINTENA_REG = 0x00000001U;\r
 232         portRTI_GCTRL_REG |= 0x00000001U;\r
 233 }\r
 234 /*-----------------------------------------------------------*/\r
 235 \r
 236 /*\r
 237  * See header file for description.\r
 238  */\r
 239 portBASE_TYPE xPortStartScheduler(void)\r
 240 {\r
 241         /* Start the timer that generates the tick ISR. */\r
 242         prvSetupTimerInterrupt();\r
 243 \r
 244         /* Reset the critical section nesting count read to execute the first task. */\r
 245         ulCriticalNesting = 0;\r
 246 \r
 247         /* Start the first task.  This is done from portASM.asm as ARM mode must be\r
 248         used. */\r
 249         vPortStartFirstTask();\r
 250 \r
 251         /* Should not get here! */\r
 252         return pdFAIL;\r
 253 }\r
 254 /*-----------------------------------------------------------*/\r
 255 \r
 256 /*\r
 257  * See header file for description.\r
 258  */\r
 259 void vPortEndScheduler(void)\r
 260 {\r
 261         /* It is unlikely that the port will require this function as there\r
 262         is nothing to return to. */\r
 263 }\r
 264 /*-----------------------------------------------------------*/\r
 265 \r
 266 #if configUSE_PREEMPTION == 0\r
 267 \r
 268         /* The cooperative scheduler requires a normal IRQ service routine to\r
 269          * simply increment the system tick. */\r
 270         __interrupt void vPortNonPreemptiveTick( void )\r
 271         {\r
 272                 /* clear clock interrupt flag */\r
 273                 portRTI_INTFLAG_REG = 0x00000001;\r
 274 \r
 275                 /* Increment the tick count - this may make a delaying task ready\r
 276                 to run - but a context switch is not performed. */\r
 277                 xTaskIncrementTick();\r
 278         }\r
 279 \r
 280  #else\r
 281 \r
 282         /*\r
 283          **************************************************************************\r
 284          * The preemptive scheduler ISR is written in assembler and can be found\r
 285          * in the portASM.asm file. This will only get used if portUSE_PREEMPTION\r
 286          * is set to 1 in portmacro.h\r
 287          **************************************************************************\r
 288          */\r
 289         void vPortPreemptiveTick( void );\r
 290 \r
 291 #endif\r
 292 /*-----------------------------------------------------------*/\r
 293 \r
 294 \r
 295 /*\r
 296  * Disable interrupts, and keep a count of the nesting depth.\r
 297  */\r
 298 void vPortEnterCritical( void )\r
 299 {\r
 300         /* Disable interrupts as per portDISABLE_INTERRUPTS(); */\r
 301         portDISABLE_INTERRUPTS();\r
 302 \r
 303         /* Now interrupts are disabled ulCriticalNesting can be accessed\r
 304         directly.  Increment ulCriticalNesting to keep a count of how many times\r
 305         portENTER_CRITICAL() has been called. */\r
 306         ulCriticalNesting++;\r
 307 }\r
 308 /*-----------------------------------------------------------*/\r
 309 \r
 310 /*\r
 311  * Decrement the critical nesting count, and if it has reached zero, re-enable\r
 312  * interrupts.\r
 313  */\r
 314 void vPortExitCritical( void )\r
 315 {\r
 316         if( ulCriticalNesting > 0 )\r
 317         {\r
 318                 /* Decrement the nesting count as we are leaving a critical section. */\r
 319                 ulCriticalNesting--;\r
 320 \r
 321                 /* If the nesting level has reached zero then interrupts should be\r
 322                 re-enabled. */\r
 323                 if( ulCriticalNesting == 0 )\r
 324                 {\r
 325                         /* Enable interrupts as per portENABLE_INTERRUPTS(). */\r
 326                         portENABLE_INTERRUPTS();\r
 327                 }\r
 328         }\r
 329 }\r
 330 /*-----------------------------------------------------------*/\r
 331 \r
 332 #if __TI_VFP_SUPPORT__\r
 333 \r
 334         void vPortTaskUsesFPU( void )\r
 335         {\r
 336         extern void vPortInitialiseFPSCR( void );\r
 337 \r
 338                 /* A task is registering the fact that it needs an FPU context.  Set the\r
 339                 FPU flag (saved as part of the task context. */\r
 340                 ulTaskHasFPUContext = pdTRUE;\r
 341 \r
 342                 /* Initialise the floating point status register. */\r
 343                 vPortInitialiseFPSCR();\r
 344         }\r
 345 \r
 346 #endif /* __TI_VFP_SUPPORT__ */\r
 347 \r
 348 /*-----------------------------------------------------------*/\r
 349 \r