git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/ARM7_AT91FR40008/port.c

   1 /*\r
   2     FreeRTOS V8.2.1 - Copyright (C) 2015 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 \r
  71 /*-----------------------------------------------------------\r
  72  * Implementation of functions defined in portable.h for the Atmel AT91R40008\r
  73  * port.\r
  74  *\r
  75  * Components that can be compiled to either ARM or THUMB mode are\r
  76  * contained in this file.  The ISR routines, which can only be compiled\r
  77  * to ARM mode are contained in portISR.c.\r
  78  *----------------------------------------------------------*/\r
  79 \r
  80 /* Standard includes. */\r
  81 #include <stdlib.h>\r
  82 \r
  83 /* Scheduler includes. */\r
  84 #include "FreeRTOS.h"\r
  85 #include "task.h"\r
  86 \r
  87 /* Hardware specific definitions. */\r
  88 #include "AT91R40008.h"\r
  89 #include "pio.h"\r
  90 #include "aic.h"\r
  91 #include "tc.h"\r
  92 \r
  93 /* Constants required to setup the task context. */\r
  94 #define portINITIAL_SPSR                                ( ( StackType_t ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
  95 #define portTHUMB_MODE_BIT                              ( ( StackType_t ) 0x20 )\r
  96 #define portINSTRUCTION_SIZE                    ( ( StackType_t ) 4 )\r
  97 #define portNO_CRITICAL_SECTION_NESTING ( ( StackType_t ) 0 )\r
  98 #define portTICK_PRIORITY_6                             ( 6 )\r
  99 /*-----------------------------------------------------------*/\r
 100 \r
 101 /* Setup the timer to generate the tick interrupts. */\r
 102 static void prvSetupTimerInterrupt( void );\r
 103 \r
 104 /* \r
 105  * The scheduler can only be started from ARM mode, so \r
 106  * vPortISRStartFirstSTask() is defined in portISR.c. \r
 107  */\r
 108 extern void vPortISRStartFirstTask( void );\r
 109 \r
 110 /*-----------------------------------------------------------*/\r
 111 \r
 112 /* \r
 113  * Initialise the stack of a task to look exactly as if a call to \r
 114  * portSAVE_CONTEXT had been called.\r
 115  *\r
 116  * See header file for description. \r
 117  */\r
 118 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 119 {\r
 120 StackType_t *pxOriginalTOS;\r
 121 \r
 122         pxOriginalTOS = pxTopOfStack;\r
 123         \r
 124         /* To ensure asserts in tasks.c don't fail, although in this case the assert\r
 125         is not really required. */\r
 126         pxTopOfStack--;\r
 127 \r
 128         /* Setup the initial stack of the task.  The stack is set exactly as \r
 129         expected by the portRESTORE_CONTEXT() macro. */\r
 130 \r
 131         /* First on the stack is the return address - which in this case is the\r
 132         start of the task.  The offset is added to make the return address appear\r
 133         as it would within an IRQ ISR. */\r
 134         *pxTopOfStack = ( StackType_t ) pxCode + portINSTRUCTION_SIZE;          \r
 135         pxTopOfStack--;\r
 136 \r
 137         *pxTopOfStack = ( StackType_t ) 0xaaaaaaaa;     /* R14 */\r
 138         pxTopOfStack--; \r
 139         *pxTopOfStack = ( StackType_t ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
 140         pxTopOfStack--;\r
 141         *pxTopOfStack = ( StackType_t ) 0x12121212;     /* R12 */\r
 142         pxTopOfStack--; \r
 143         *pxTopOfStack = ( StackType_t ) 0x11111111;     /* R11 */\r
 144         pxTopOfStack--; \r
 145         *pxTopOfStack = ( StackType_t ) 0x10101010;     /* R10 */\r
 146         pxTopOfStack--; \r
 147         *pxTopOfStack = ( StackType_t ) 0x09090909;     /* R9 */\r
 148         pxTopOfStack--; \r
 149         *pxTopOfStack = ( StackType_t ) 0x08080808;     /* R8 */\r
 150         pxTopOfStack--; \r
 151         *pxTopOfStack = ( StackType_t ) 0x07070707;     /* R7 */\r
 152         pxTopOfStack--; \r
 153         *pxTopOfStack = ( StackType_t ) 0x06060606;     /* R6 */\r
 154         pxTopOfStack--; \r
 155         *pxTopOfStack = ( StackType_t ) 0x05050505;     /* R5 */\r
 156         pxTopOfStack--; \r
 157         *pxTopOfStack = ( StackType_t ) 0x04040404;     /* R4 */\r
 158         pxTopOfStack--; \r
 159         *pxTopOfStack = ( StackType_t ) 0x03030303;     /* R3 */\r
 160         pxTopOfStack--; \r
 161         *pxTopOfStack = ( StackType_t ) 0x02020202;     /* R2 */\r
 162         pxTopOfStack--; \r
 163         *pxTopOfStack = ( StackType_t ) 0x01010101;     /* R1 */\r
 164         pxTopOfStack--; \r
 165 \r
 166         /* When the task starts is will expect to find the function parameter in\r
 167         R0. */\r
 168         *pxTopOfStack = ( StackType_t ) pvParameters; /* R0 */\r
 169         pxTopOfStack--;\r
 170 \r
 171         /* The last thing onto the stack is the status register, which is set for\r
 172         system mode, with interrupts enabled. */\r
 173         *pxTopOfStack = ( StackType_t ) portINITIAL_SPSR;\r
 174 \r
 175         #ifdef THUMB_INTERWORK\r
 176         {\r
 177                 /* We want the task to start in thumb mode. */\r
 178                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
 179         }\r
 180         #endif\r
 181 \r
 182         pxTopOfStack--;\r
 183 \r
 184         /* Some optimisation levels use the stack differently to others.  This \r
 185         means the interrupt flags cannot always be stored on the stack and will\r
 186         instead be stored in a variable, which is then saved as part of the\r
 187         tasks context. */\r
 188         *pxTopOfStack = portNO_CRITICAL_SECTION_NESTING;\r
 189 \r
 190         return pxTopOfStack;\r
 191 }\r
 192 /*-----------------------------------------------------------*/\r
 193 \r
 194 BaseType_t xPortStartScheduler( void )\r
 195 {\r
 196         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 197         here already. */\r
 198         prvSetupTimerInterrupt();\r
 199 \r
 200         /* Start the first task. */\r
 201         vPortISRStartFirstTask();       \r
 202 \r
 203         /* Should not get here! */\r
 204         return 0;\r
 205 }\r
 206 /*-----------------------------------------------------------*/\r
 207 \r
 208 void vPortEndScheduler( void )\r
 209 {\r
 210         /* It is unlikely that the ARM port will require this function as there\r
 211         is nothing to return to.  */\r
 212 }\r
 213 /*-----------------------------------------------------------*/\r
 214 \r
 215 /*\r
 216  * Setup the tick timer to generate the tick interrupts at the required frequency.\r
 217  */\r
 218 static void prvSetupTimerInterrupt( void )\r
 219 {\r
 220 volatile uint32_t ulDummy;\r
 221 \r
 222         /* Enable clock to the tick timer... */\r
 223         AT91C_BASE_PS->PS_PCER = portTIMER_CLK_ENABLE_BIT;\r
 224 \r
 225         /* Stop the tick timer... */\r
 226         portTIMER_REG_BASE_PTR->TC_CCR = TC_CLKDIS;\r
 227 \r
 228         /* Start with tick timer interrupts disabled... */\r
 229         portTIMER_REG_BASE_PTR->TC_IDR = 0xFFFFFFFF;\r
 230 \r
 231         /* Clear any pending tick timer interrupts... */\r
 232         ulDummy = portTIMER_REG_BASE_PTR->TC_SR;\r
 233 \r
 234         /* Store interrupt handler function address in tick timer vector register...\r
 235         The ISR installed depends on whether the preemptive or cooperative\r
 236         scheduler is being used. */\r
 237         #if configUSE_PREEMPTION == 1\r
 238         {\r
 239                 extern void ( vPreemptiveTick )( void );\r
 240                 AT91C_BASE_AIC->AIC_SVR[portTIMER_AIC_CHANNEL] = ( uint32_t ) vPreemptiveTick;\r
 241         }\r
 242         #else  // else use cooperative scheduler\r
 243         {\r
 244                 extern void ( vNonPreemptiveTick )( void );\r
 245                 AT91C_BASE_AIC->AIC_SVR[portTIMER_AIC_CHANNEL] = ( uint32_t ) vNonPreemptiveTick;\r
 246         }\r
 247         #endif\r
 248 \r
 249         /* Tick timer interrupt level-sensitive, priority 6... */\r
 250         AT91C_BASE_AIC->AIC_SMR[ portTIMER_AIC_CHANNEL ] = AIC_SRCTYPE_INT_LEVEL_SENSITIVE | portTICK_PRIORITY_6;\r
 251 \r
 252         /* Enable the tick timer interrupt...\r
 253 \r
 254         First at timer level */\r
 255         portTIMER_REG_BASE_PTR->TC_IER = TC_CPCS;\r
 256 \r
 257         /* Then at the AIC level. */\r
 258         AT91C_BASE_AIC->AIC_IECR = (1 << portTIMER_AIC_CHANNEL);\r
 259 \r
 260         /* Calculate timer compare value to achieve the desired tick rate... */\r
 261         if( (configCPU_CLOCK_HZ / (configTICK_RATE_HZ * 2) ) <= 0xFFFF )\r
 262         {\r
 263                 /* The tick rate is fast enough for us to use the faster timer input\r
 264                 clock (main clock / 2). */\r
 265                 portTIMER_REG_BASE_PTR->TC_CMR = TC_WAVE | TC_CLKS_MCK2 | TC_BURST_NONE | TC_CPCTRG;\r
 266                 portTIMER_REG_BASE_PTR->TC_RC  = configCPU_CLOCK_HZ / (configTICK_RATE_HZ * 2);\r
 267         }\r
 268         else\r
 269         {\r
 270                 /* We must use a slower timer input clock (main clock / 8) because the\r
 271                 tick rate is too slow for the faster input clock. */\r
 272                 portTIMER_REG_BASE_PTR->TC_CMR = TC_WAVE | TC_CLKS_MCK8 | TC_BURST_NONE | TC_CPCTRG;\r
 273                 portTIMER_REG_BASE_PTR->TC_RC  = configCPU_CLOCK_HZ / (configTICK_RATE_HZ * 8);\r
 274         }\r
 275 \r
 276         /* Start tick timer... */\r
 277         portTIMER_REG_BASE_PTR->TC_CCR = TC_SWTRG | TC_CLKEN;\r
 278 }\r
 279 /*-----------------------------------------------------------*/\r
 280 \r