git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/ARM7_AT91FR40008/port.c

   1 /*\r
   2     FreeRTOS V7.2.0 - Copyright (C) 2012 Real Time Engineers Ltd.\r
   3         \r
   4 \r
   5     ***************************************************************************\r
   6      *                                                                       *\r
   7      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
   8      *    Complete, revised, and edited pdf reference manuals are also       *\r
   9      *    available.                                                         *\r
  10      *                                                                       *\r
  11      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  12      *    ensuring you get running as quickly as possible and with an        *\r
  13      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  14      *    the FreeRTOS project to continue with its mission of providing     *\r
  15      *    professional grade, cross platform, de facto standard solutions    *\r
  16      *    for microcontrollers - completely free of charge!                  *\r
  17      *                                                                       *\r
  18      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  19      *                                                                       *\r
  20      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  21      *                                                                       *\r
  22     ***************************************************************************\r
  23 \r
  24 \r
  25     This file is part of the FreeRTOS distribution.\r
  26 \r
  27     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  28     the terms of the GNU General Public License (version 2) as published by the\r
  29     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  30     >>>NOTE<<< The modification to the GPL is included to allow you to\r
  31     distribute a combined work that includes FreeRTOS without being obliged to\r
  32     provide the source code for proprietary components outside of the FreeRTOS\r
  33     kernel.  FreeRTOS is distributed in the hope that it will be useful, but\r
  34     WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  35     or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  36     more details. You should have received a copy of the GNU General Public\r
  37     License and the FreeRTOS license exception along with FreeRTOS; if not it\r
  38     can be viewed here: http://www.freertos.org/a00114.html and also obtained\r
  39     by writing to Richard Barry, contact details for whom are available on the\r
  40     FreeRTOS WEB site.\r
  41 \r
  42     1 tab == 4 spaces!\r
  43     \r
  44     ***************************************************************************\r
  45      *                                                                       *\r
  46      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  47      *    not run, what could be wrong?                                      *\r
  48      *                                                                       *\r
  49      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  50      *                                                                       *\r
  51     ***************************************************************************\r
  52 \r
  53     \r
  54     http://www.FreeRTOS.org - Documentation, training, latest information, \r
  55     license and contact details.\r
  56     \r
  57     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  58     including FreeRTOS+Trace - an indispensable productivity tool.\r
  59 \r
  60     Real Time Engineers ltd license FreeRTOS to High Integrity Systems, who sell \r
  61     the code with commercial support, indemnification, and middleware, under \r
  62     the OpenRTOS brand: http://www.OpenRTOS.com.  High Integrity Systems also\r
  63     provide a safety engineered and independently SIL3 certified version under \r
  64     the SafeRTOS brand: http://www.SafeRTOS.com.\r
  65 */\r
  66 \r
  67 \r
  68 /*-----------------------------------------------------------\r
  69  * Implementation of functions defined in portable.h for the Atmel AT91R40008\r
  70  * port.\r
  71  *\r
  72  * Components that can be compiled to either ARM or THUMB mode are\r
  73  * contained in this file.  The ISR routines, which can only be compiled\r
  74  * to ARM mode are contained in portISR.c.\r
  75  *----------------------------------------------------------*/\r
  76 \r
  77 /* Standard includes. */\r
  78 #include <stdlib.h>\r
  79 \r
  80 /* Scheduler includes. */\r
  81 #include "FreeRTOS.h"\r
  82 #include "task.h"\r
  83 \r
  84 /* Hardware specific definitions. */\r
  85 #include "AT91R40008.h"\r
  86 #include "pio.h"\r
  87 #include "aic.h"\r
  88 #include "tc.h"\r
  89 \r
  90 /* Constants required to setup the task context. */\r
  91 #define portINITIAL_SPSR                                ( ( portSTACK_TYPE ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
  92 #define portTHUMB_MODE_BIT                              ( ( portSTACK_TYPE ) 0x20 )\r
  93 #define portINSTRUCTION_SIZE                    ( ( portSTACK_TYPE ) 4 )\r
  94 #define portNO_CRITICAL_SECTION_NESTING ( ( portSTACK_TYPE ) 0 )\r
  95 #define portTICK_PRIORITY_6                             ( 6 )\r
  96 /*-----------------------------------------------------------*/\r
  97 \r
  98 /* Setup the timer to generate the tick interrupts. */\r
  99 static void prvSetupTimerInterrupt( void );\r
 100 \r
 101 /* \r
 102  * The scheduler can only be started from ARM mode, so \r
 103  * vPortISRStartFirstSTask() is defined in portISR.c. \r
 104  */\r
 105 extern void vPortISRStartFirstTask( void );\r
 106 \r
 107 /*-----------------------------------------------------------*/\r
 108 \r
 109 /* \r
 110  * Initialise the stack of a task to look exactly as if a call to \r
 111  * portSAVE_CONTEXT had been called.\r
 112  *\r
 113  * See header file for description. \r
 114  */\r
 115 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 116 {\r
 117 portSTACK_TYPE *pxOriginalTOS;\r
 118 \r
 119         pxOriginalTOS = pxTopOfStack;\r
 120         \r
 121         /* To ensure asserts in tasks.c don't fail, although in this case the assert\r
 122         is not really required. */\r
 123         pxTopOfStack--;\r
 124 \r
 125         /* Setup the initial stack of the task.  The stack is set exactly as \r
 126         expected by the portRESTORE_CONTEXT() macro. */\r
 127 \r
 128         /* First on the stack is the return address - which in this case is the\r
 129         start of the task.  The offset is added to make the return address appear\r
 130         as it would within an IRQ ISR. */\r
 131         *pxTopOfStack = ( portSTACK_TYPE ) pxCode + portINSTRUCTION_SIZE;               \r
 132         pxTopOfStack--;\r
 133 \r
 134         *pxTopOfStack = ( portSTACK_TYPE ) 0xaaaaaaaa;  /* R14 */\r
 135         pxTopOfStack--; \r
 136         *pxTopOfStack = ( portSTACK_TYPE ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
 137         pxTopOfStack--;\r
 138         *pxTopOfStack = ( portSTACK_TYPE ) 0x12121212;  /* R12 */\r
 139         pxTopOfStack--; \r
 140         *pxTopOfStack = ( portSTACK_TYPE ) 0x11111111;  /* R11 */\r
 141         pxTopOfStack--; \r
 142         *pxTopOfStack = ( portSTACK_TYPE ) 0x10101010;  /* R10 */\r
 143         pxTopOfStack--; \r
 144         *pxTopOfStack = ( portSTACK_TYPE ) 0x09090909;  /* R9 */\r
 145         pxTopOfStack--; \r
 146         *pxTopOfStack = ( portSTACK_TYPE ) 0x08080808;  /* R8 */\r
 147         pxTopOfStack--; \r
 148         *pxTopOfStack = ( portSTACK_TYPE ) 0x07070707;  /* R7 */\r
 149         pxTopOfStack--; \r
 150         *pxTopOfStack = ( portSTACK_TYPE ) 0x06060606;  /* R6 */\r
 151         pxTopOfStack--; \r
 152         *pxTopOfStack = ( portSTACK_TYPE ) 0x05050505;  /* R5 */\r
 153         pxTopOfStack--; \r
 154         *pxTopOfStack = ( portSTACK_TYPE ) 0x04040404;  /* R4 */\r
 155         pxTopOfStack--; \r
 156         *pxTopOfStack = ( portSTACK_TYPE ) 0x03030303;  /* R3 */\r
 157         pxTopOfStack--; \r
 158         *pxTopOfStack = ( portSTACK_TYPE ) 0x02020202;  /* R2 */\r
 159         pxTopOfStack--; \r
 160         *pxTopOfStack = ( portSTACK_TYPE ) 0x01010101;  /* R1 */\r
 161         pxTopOfStack--; \r
 162 \r
 163         /* When the task starts is will expect to find the function parameter in\r
 164         R0. */\r
 165         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters; /* R0 */\r
 166         pxTopOfStack--;\r
 167 \r
 168         /* The last thing onto the stack is the status register, which is set for\r
 169         system mode, with interrupts enabled. */\r
 170         *pxTopOfStack = ( portSTACK_TYPE ) portINITIAL_SPSR;\r
 171 \r
 172         #ifdef THUMB_INTERWORK\r
 173         {\r
 174                 /* We want the task to start in thumb mode. */\r
 175                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
 176         }\r
 177         #endif\r
 178 \r
 179         pxTopOfStack--;\r
 180 \r
 181         /* Some optimisation levels use the stack differently to others.  This \r
 182         means the interrupt flags cannot always be stored on the stack and will\r
 183         instead be stored in a variable, which is then saved as part of the\r
 184         tasks context. */\r
 185         *pxTopOfStack = portNO_CRITICAL_SECTION_NESTING;\r
 186 \r
 187         return pxTopOfStack;\r
 188 }\r
 189 /*-----------------------------------------------------------*/\r
 190 \r
 191 portBASE_TYPE xPortStartScheduler( void )\r
 192 {\r
 193         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 194         here already. */\r
 195         prvSetupTimerInterrupt();\r
 196 \r
 197         /* Start the first task. */\r
 198         vPortISRStartFirstTask();       \r
 199 \r
 200         /* Should not get here! */\r
 201         return 0;\r
 202 }\r
 203 /*-----------------------------------------------------------*/\r
 204 \r
 205 void vPortEndScheduler( void )\r
 206 {\r
 207         /* It is unlikely that the ARM port will require this function as there\r
 208         is nothing to return to.  */\r
 209 }\r
 210 /*-----------------------------------------------------------*/\r
 211 \r
 212 /*\r
 213  * Setup the tick timer to generate the tick interrupts at the required frequency.\r
 214  */\r
 215 static void prvSetupTimerInterrupt( void )\r
 216 {\r
 217 volatile unsigned long ulDummy;\r
 218 \r
 219         /* Enable clock to the tick timer... */\r
 220         AT91C_BASE_PS->PS_PCER = portTIMER_CLK_ENABLE_BIT;\r
 221 \r
 222         /* Stop the tick timer... */\r
 223         portTIMER_REG_BASE_PTR->TC_CCR = TC_CLKDIS;\r
 224 \r
 225         /* Start with tick timer interrupts disabled... */\r
 226         portTIMER_REG_BASE_PTR->TC_IDR = 0xFFFFFFFF;\r
 227 \r
 228         /* Clear any pending tick timer interrupts... */\r
 229         ulDummy = portTIMER_REG_BASE_PTR->TC_SR;\r
 230 \r
 231         /* Store interrupt handler function address in tick timer vector register...\r
 232         The ISR installed depends on whether the preemptive or cooperative\r
 233         scheduler is being used. */\r
 234         #if configUSE_PREEMPTION == 1\r
 235         {\r
 236                 extern void ( vPreemptiveTick )( void );\r
 237                 AT91C_BASE_AIC->AIC_SVR[portTIMER_AIC_CHANNEL] = ( unsigned long ) vPreemptiveTick;\r
 238         }\r
 239         #else  // else use cooperative scheduler\r
 240         {\r
 241                 extern void ( vNonPreemptiveTick )( void );\r
 242                 AT91C_BASE_AIC->AIC_SVR[portTIMER_AIC_CHANNEL] = ( unsigned long ) vNonPreemptiveTick;\r
 243         }\r
 244         #endif\r
 245 \r
 246         /* Tick timer interrupt level-sensitive, priority 6... */\r
 247         AT91C_BASE_AIC->AIC_SMR[ portTIMER_AIC_CHANNEL ] = AIC_SRCTYPE_INT_LEVEL_SENSITIVE | portTICK_PRIORITY_6;\r
 248 \r
 249         /* Enable the tick timer interrupt...\r
 250 \r
 251         First at timer level */\r
 252         portTIMER_REG_BASE_PTR->TC_IER = TC_CPCS;\r
 253 \r
 254         /* Then at the AIC level. */\r
 255         AT91C_BASE_AIC->AIC_IECR = (1 << portTIMER_AIC_CHANNEL);\r
 256 \r
 257         /* Calculate timer compare value to achieve the desired tick rate... */\r
 258         if( (configCPU_CLOCK_HZ / (configTICK_RATE_HZ * 2) ) <= 0xFFFF )\r
 259         {\r
 260                 /* The tick rate is fast enough for us to use the faster timer input\r
 261                 clock (main clock / 2). */\r
 262                 portTIMER_REG_BASE_PTR->TC_CMR = TC_WAVE | TC_CLKS_MCK2 | TC_BURST_NONE | TC_CPCTRG;\r
 263                 portTIMER_REG_BASE_PTR->TC_RC  = configCPU_CLOCK_HZ / (configTICK_RATE_HZ * 2);\r
 264         }\r
 265         else\r
 266         {\r
 267                 /* We must use a slower timer input clock (main clock / 8) because the\r
 268                 tick rate is too slow for the faster input clock. */\r
 269                 portTIMER_REG_BASE_PTR->TC_CMR = TC_WAVE | TC_CLKS_MCK8 | TC_BURST_NONE | TC_CPCTRG;\r
 270                 portTIMER_REG_BASE_PTR->TC_RC  = configCPU_CLOCK_HZ / (configTICK_RATE_HZ * 8);\r
 271         }\r
 272 \r
 273         /* Start tick timer... */\r
 274         portTIMER_REG_BASE_PTR->TC_CCR = TC_SWTRG | TC_CLKEN;\r
 275 }\r
 276 /*-----------------------------------------------------------*/\r
 277 \r