git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/ARM7_AT91SAM7S/port.c

   1 /*\r
   2     FreeRTOS V9.0.0rc1 - Copyright (C) 2016 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 \r
  71 /*-----------------------------------------------------------\r
  72  * Implementation of functions defined in portable.h for the ARM7 port.\r
  73  *\r
  74  * Components that can be compiled to either ARM or THUMB mode are\r
  75  * contained in this file.  The ISR routines, which can only be compiled\r
  76  * to ARM mode are contained in portISR.c.\r
  77  *----------------------------------------------------------*/\r
  78 \r
  79 /* Standard includes. */\r
  80 #include <stdlib.h>\r
  81 \r
  82 /* Scheduler includes. */\r
  83 #include "FreeRTOS.h"\r
  84 #include "task.h"\r
  85 \r
  86 /* Processor constants. */\r
  87 #include "AT91SAM7X256.h"\r
  88 \r
  89 /* Constants required to setup the task context. */\r
  90 #define portINITIAL_SPSR                                ( ( StackType_t ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
  91 #define portTHUMB_MODE_BIT                              ( ( StackType_t ) 0x20 )\r
  92 #define portINSTRUCTION_SIZE                    ( ( StackType_t ) 4 )\r
  93 #define portNO_CRITICAL_SECTION_NESTING ( ( StackType_t ) 0 )\r
  94 \r
  95 /* Constants required to setup the tick ISR. */\r
  96 #define portENABLE_TIMER                        ( ( uint8_t ) 0x01 )\r
  97 #define portPRESCALE_VALUE                      0x00\r
  98 #define portINTERRUPT_ON_MATCH          ( ( uint32_t ) 0x01 )\r
  99 #define portRESET_COUNT_ON_MATCH        ( ( uint32_t ) 0x02 )\r
 100 \r
 101 /* Constants required to setup the PIT. */\r
 102 #define portPIT_CLOCK_DIVISOR                   ( ( uint32_t ) 16 )\r
 103 #define portPIT_COUNTER_VALUE                   ( ( ( configCPU_CLOCK_HZ / portPIT_CLOCK_DIVISOR ) / 1000UL ) * portTICK_PERIOD_MS )\r
 104 \r
 105 #define portINT_LEVEL_SENSITIVE  0\r
 106 #define portPIT_ENABLE          ( ( uint16_t ) 0x1 << 24 )\r
 107 #define portPIT_INT_ENABLE      ( ( uint16_t ) 0x1 << 25 )\r
 108 /*-----------------------------------------------------------*/\r
 109 \r
 110 /* Setup the timer to generate the tick interrupts. */\r
 111 static void prvSetupTimerInterrupt( void );\r
 112 \r
 113 /* \r
 114  * The scheduler can only be started from ARM mode, so \r
 115  * vPortISRStartFirstSTask() is defined in portISR.c. \r
 116  */\r
 117 extern void vPortISRStartFirstTask( void );\r
 118 \r
 119 /*-----------------------------------------------------------*/\r
 120 \r
 121 /* \r
 122  * Initialise the stack of a task to look exactly as if a call to \r
 123  * portSAVE_CONTEXT had been called.\r
 124  *\r
 125  * See header file for description. \r
 126  */\r
 127 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 128 {\r
 129 StackType_t *pxOriginalTOS;\r
 130 \r
 131         pxOriginalTOS = pxTopOfStack;\r
 132 \r
 133         /* To ensure asserts in tasks.c don't fail, although in this case the assert\r
 134         is not really required. */\r
 135         pxTopOfStack--;\r
 136 \r
 137         /* Setup the initial stack of the task.  The stack is set exactly as \r
 138         expected by the portRESTORE_CONTEXT() macro. */\r
 139 \r
 140         /* First on the stack is the return address - which in this case is the\r
 141         start of the task.  The offset is added to make the return address appear\r
 142         as it would within an IRQ ISR. */\r
 143         *pxTopOfStack = ( StackType_t ) pxCode + portINSTRUCTION_SIZE;          \r
 144         pxTopOfStack--;\r
 145 \r
 146         *pxTopOfStack = ( StackType_t ) 0x00000000;     /* R14 */\r
 147         pxTopOfStack--; \r
 148         *pxTopOfStack = ( StackType_t ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
 149         pxTopOfStack--;\r
 150         *pxTopOfStack = ( StackType_t ) 0x12121212;     /* R12 */\r
 151         pxTopOfStack--; \r
 152         *pxTopOfStack = ( StackType_t ) 0x11111111;     /* R11 */\r
 153         pxTopOfStack--; \r
 154         *pxTopOfStack = ( StackType_t ) 0x10101010;     /* R10 */\r
 155         pxTopOfStack--; \r
 156         *pxTopOfStack = ( StackType_t ) 0x09090909;     /* R9 */\r
 157         pxTopOfStack--; \r
 158         *pxTopOfStack = ( StackType_t ) 0x08080808;     /* R8 */\r
 159         pxTopOfStack--; \r
 160         *pxTopOfStack = ( StackType_t ) 0x07070707;     /* R7 */\r
 161         pxTopOfStack--; \r
 162         *pxTopOfStack = ( StackType_t ) 0x06060606;     /* R6 */\r
 163         pxTopOfStack--; \r
 164         *pxTopOfStack = ( StackType_t ) 0x05050505;     /* R5 */\r
 165         pxTopOfStack--; \r
 166         *pxTopOfStack = ( StackType_t ) 0x04040404;     /* R4 */\r
 167         pxTopOfStack--; \r
 168         *pxTopOfStack = ( StackType_t ) 0x03030303;     /* R3 */\r
 169         pxTopOfStack--; \r
 170         *pxTopOfStack = ( StackType_t ) 0x02020202;     /* R2 */\r
 171         pxTopOfStack--; \r
 172         *pxTopOfStack = ( StackType_t ) 0x01010101;     /* R1 */\r
 173         pxTopOfStack--; \r
 174 \r
 175         /* When the task starts is will expect to find the function parameter in\r
 176         R0. */\r
 177         *pxTopOfStack = ( StackType_t ) pvParameters; /* R0 */\r
 178         pxTopOfStack--;\r
 179 \r
 180         /* The last thing onto the stack is the status register, which is set for\r
 181         system mode, with interrupts enabled. */\r
 182         *pxTopOfStack = ( StackType_t ) portINITIAL_SPSR;\r
 183 \r
 184         #ifdef THUMB_INTERWORK\r
 185         {\r
 186                 /* We want the task to start in thumb mode. */\r
 187                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
 188         }\r
 189         #endif\r
 190 \r
 191         pxTopOfStack--;\r
 192 \r
 193         /* Some optimisation levels use the stack differently to others.  This \r
 194         means the interrupt flags cannot always be stored on the stack and will\r
 195         instead be stored in a variable, which is then saved as part of the\r
 196         tasks context. */\r
 197         *pxTopOfStack = portNO_CRITICAL_SECTION_NESTING;\r
 198 \r
 199         return pxTopOfStack;\r
 200 }\r
 201 /*-----------------------------------------------------------*/\r
 202 \r
 203 BaseType_t xPortStartScheduler( void )\r
 204 {\r
 205         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 206         here already. */\r
 207         prvSetupTimerInterrupt();\r
 208 \r
 209         /* Start the first task. */\r
 210         vPortISRStartFirstTask();       \r
 211 \r
 212         /* Should not get here! */\r
 213         return 0;\r
 214 }\r
 215 /*-----------------------------------------------------------*/\r
 216 \r
 217 void vPortEndScheduler( void )\r
 218 {\r
 219         /* It is unlikely that the ARM port will require this function as there\r
 220         is nothing to return to.  */\r
 221 }\r
 222 /*-----------------------------------------------------------*/\r
 223 \r
 224 /*\r
 225  * Setup the timer 0 to generate the tick interrupts at the required frequency.\r
 226  */\r
 227 static void prvSetupTimerInterrupt( void )\r
 228 {\r
 229 AT91PS_PITC pxPIT = AT91C_BASE_PITC;\r
 230 \r
 231         /* Setup the AIC for PIT interrupts.  The interrupt routine chosen depends\r
 232         on whether the preemptive or cooperative scheduler is being used. */\r
 233         #if configUSE_PREEMPTION == 0\r
 234 \r
 235                 extern void ( vNonPreemptiveTick ) ( void );\r
 236                 AT91F_AIC_ConfigureIt( AT91C_ID_SYS, AT91C_AIC_PRIOR_HIGHEST, portINT_LEVEL_SENSITIVE, ( void (*)(void) ) vNonPreemptiveTick );\r
 237 \r
 238         #else\r
 239                 \r
 240                 extern void ( vPreemptiveTick )( void );\r
 241                 AT91F_AIC_ConfigureIt( AT91C_ID_SYS, AT91C_AIC_PRIOR_HIGHEST, portINT_LEVEL_SENSITIVE, ( void (*)(void) ) vPreemptiveTick );\r
 242 \r
 243         #endif\r
 244 \r
 245         /* Configure the PIT period. */\r
 246         pxPIT->PITC_PIMR = portPIT_ENABLE | portPIT_INT_ENABLE | portPIT_COUNTER_VALUE;\r
 247 \r
 248         /* Enable the interrupt.  Global interrupts are disables at this point so \r
 249         this is safe. */\r
 250     AT91C_BASE_AIC->AIC_IECR = 0x1 << AT91C_ID_SYS;\r
 251 }\r
 252 /*-----------------------------------------------------------*/\r
 253 \r
 254 \r
 255 \r