git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/ARM7_AT91SAM7S/portISR.c

   1 /*\r
   2     FreeRTOS V9.0.1 - Copyright (C) 2017 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 \r
  71 /*-----------------------------------------------------------\r
  72  * Components that can be compiled to either ARM or THUMB mode are\r
  73  * contained in port.c  The ISR routines, which can only be compiled\r
  74  * to ARM mode, are contained in this file.\r
  75  *----------------------------------------------------------*/\r
  76 \r
  77 /*\r
  78         Changes from V3.2.4\r
  79 \r
  80         + The assembler statements are now included in a single asm block rather\r
  81           than each line having its own asm block.\r
  82 */\r
  83 \r
  84 /* Scheduler includes. */\r
  85 #include "FreeRTOS.h"\r
  86 #include "task.h"\r
  87 \r
  88 #include "AT91SAM7X256.h"\r
  89 \r
  90 /* Constants required to handle interrupts. */\r
  91 #define portTIMER_MATCH_ISR_BIT         ( ( uint8_t ) 0x01 )\r
  92 #define portCLEAR_VIC_INTERRUPT         ( ( uint32_t ) 0 )\r
  93 \r
  94 /* Constants required to handle critical sections. */\r
  95 #define portNO_CRITICAL_NESTING         ( ( uint32_t ) 0 )\r
  96 volatile uint32_t ulCriticalNesting = 9999UL;\r
  97 \r
  98 /*-----------------------------------------------------------*/\r
  99 \r
 100 /* ISR to handle manual context switches (from a call to taskYIELD()). */\r
 101 void vPortYieldProcessor( void ) __attribute__((interrupt("SWI"), naked));\r
 102 \r
 103 /*\r
 104  * The scheduler can only be started from ARM mode, hence the inclusion of this\r
 105  * function here.\r
 106  */\r
 107 void vPortISRStartFirstTask( void );\r
 108 /*-----------------------------------------------------------*/\r
 109 \r
 110 void vPortISRStartFirstTask( void )\r
 111 {\r
 112         /* Simply start the scheduler.  This is included here as it can only be\r
 113         called from ARM mode. */\r
 114         portRESTORE_CONTEXT();\r
 115 }\r
 116 /*-----------------------------------------------------------*/\r
 117 \r
 118 /*\r
 119  * Called by portYIELD() or taskYIELD() to manually force a context switch.\r
 120  *\r
 121  * When a context switch is performed from the task level the saved task\r
 122  * context is made to look as if it occurred from within the tick ISR.  This\r
 123  * way the same restore context function can be used when restoring the context\r
 124  * saved from the ISR or that saved from a call to vPortYieldProcessor.\r
 125  */\r
 126 void vPortYieldProcessor( void )\r
 127 {\r
 128         /* Within an IRQ ISR the link register has an offset from the true return\r
 129         address, but an SWI ISR does not.  Add the offset manually so the same\r
 130         ISR return code can be used in both cases. */\r
 131         __asm volatile ( "ADD           LR, LR, #4" );\r
 132 \r
 133         /* Perform the context switch.  First save the context of the current task. */\r
 134         portSAVE_CONTEXT();\r
 135 \r
 136         /* Find the highest priority task that is ready to run. */\r
 137         vTaskSwitchContext();\r
 138 \r
 139         /* Restore the context of the new task. */\r
 140         portRESTORE_CONTEXT();\r
 141 }\r
 142 /*-----------------------------------------------------------*/\r
 143 \r
 144 /*\r
 145  * The ISR used for the scheduler tick depends on whether the cooperative or\r
 146  * the preemptive scheduler is being used.\r
 147  */\r
 148 \r
 149 #if configUSE_PREEMPTION == 0\r
 150 \r
 151         /* The cooperative scheduler requires a normal IRQ service routine to\r
 152         simply increment the system tick. */\r
 153         void vNonPreemptiveTick( void ) __attribute__ ((interrupt ("IRQ")));\r
 154         void vNonPreemptiveTick( void )\r
 155         {\r
 156                 uint32_t ulDummy;\r
 157 \r
 158                 /* Increment the tick count - which may wake some tasks but as the\r
 159                 preemptive scheduler is not being used any woken task is not given\r
 160                 processor time no matter what its priority. */\r
 161                 xTaskIncrementTick();\r
 162 \r
 163                 /* Clear the PIT interrupt. */\r
 164                 ulDummy = AT91C_BASE_PITC->PITC_PIVR;\r
 165 \r
 166                 /* End the interrupt in the AIC. */\r
 167                 AT91C_BASE_AIC->AIC_EOICR = ulDummy;\r
 168         }\r
 169 \r
 170 #else\r
 171 \r
 172         /* The preemptive scheduler is defined as "naked" as the full context is\r
 173         saved on entry as part of the context switch. */\r
 174         void vPreemptiveTick( void ) __attribute__((naked));\r
 175         void vPreemptiveTick( void )\r
 176         {\r
 177                 /* Save the context of the current task. */\r
 178                 portSAVE_CONTEXT();\r
 179 \r
 180                 /* Increment the tick count - this may wake a task. */\r
 181                 if( xTaskIncrementTick() != pdFALSE )\r
 182                 {\r
 183                         /* Find the highest priority task that is ready to run. */\r
 184                         vTaskSwitchContext();\r
 185                 }\r
 186 \r
 187                 /* End the interrupt in the AIC. */\r
 188                 AT91C_BASE_AIC->AIC_EOICR = AT91C_BASE_PITC->PITC_PIVR;\r
 189 \r
 190                 portRESTORE_CONTEXT();\r
 191         }\r
 192 \r
 193 #endif\r
 194 /*-----------------------------------------------------------*/\r
 195 \r
 196 /*\r
 197  * The interrupt management utilities can only be called from ARM mode.  When\r
 198  * THUMB_INTERWORK is defined the utilities are defined as functions here to\r
 199  * ensure a switch to ARM mode.  When THUMB_INTERWORK is not defined then\r
 200  * the utilities are defined as macros in portmacro.h - as per other ports.\r
 201  */\r
 202 void vPortDisableInterruptsFromThumb( void ) __attribute__ ((naked));\r
 203 void vPortEnableInterruptsFromThumb( void ) __attribute__ ((naked));\r
 204 \r
 205 void vPortDisableInterruptsFromThumb( void )\r
 206 {\r
 207         __asm volatile (\r
 208                 "STMDB  SP!, {R0}               \n\t"   /* Push R0.                                                                     */\r
 209                 "MRS    R0, CPSR                \n\t"   /* Get CPSR.                                                            */\r
 210                 "ORR    R0, R0, #0xC0   \n\t"   /* Disable IRQ, FIQ.                                            */\r
 211                 "MSR    CPSR, R0                \n\t"   /* Write back modified value.                           */\r
 212                 "LDMIA  SP!, {R0}               \n\t"   /* Pop R0.                                                                      */\r
 213                 "BX             R14" );                                 /* Return back to thumb.                                        */\r
 214 }\r
 215 \r
 216 void vPortEnableInterruptsFromThumb( void )\r
 217 {\r
 218         __asm volatile (\r
 219                 "STMDB  SP!, {R0}               \n\t"   /* Push R0.                                                                     */\r
 220                 "MRS    R0, CPSR                \n\t"   /* Get CPSR.                                                            */\r
 221                 "BIC    R0, R0, #0xC0   \n\t"   /* Enable IRQ, FIQ.                                                     */\r
 222                 "MSR    CPSR, R0                \n\t"   /* Write back modified value.                           */\r
 223                 "LDMIA  SP!, {R0}               \n\t"   /* Pop R0.                                                                      */\r
 224                 "BX             R14" );                                 /* Return back to thumb.                                        */\r
 225 }\r
 226 \r
 227 \r
 228 /* The code generated by the GCC compiler uses the stack in different ways at\r
 229 different optimisation levels.  The interrupt flags can therefore not always\r
 230 be saved to the stack.  Instead the critical section nesting level is stored\r
 231 in a variable, which is then saved as part of the stack context. */\r
 232 void vPortEnterCritical( void )\r
 233 {\r
 234         /* Disable interrupts as per portDISABLE_INTERRUPTS();                                                  */\r
 235         __asm volatile (\r
 236                 "STMDB  SP!, {R0}                       \n\t"   /* Push R0.                                                             */\r
 237                 "MRS    R0, CPSR                        \n\t"   /* Get CPSR.                                                    */\r
 238                 "ORR    R0, R0, #0xC0           \n\t"   /* Disable IRQ, FIQ.                                    */\r
 239                 "MSR    CPSR, R0                        \n\t"   /* Write back modified value.                   */\r
 240                 "LDMIA  SP!, {R0}" );                           /* Pop R0.                                                              */\r
 241 \r
 242         /* Now interrupts are disabled ulCriticalNesting can be accessed\r
 243         directly.  Increment ulCriticalNesting to keep a count of how many times\r
 244         portENTER_CRITICAL() has been called. */\r
 245         ulCriticalNesting++;\r
 246 }\r
 247 \r
 248 void vPortExitCritical( void )\r
 249 {\r
 250         if( ulCriticalNesting > portNO_CRITICAL_NESTING )\r
 251         {\r
 252                 /* Decrement the nesting count as we are leaving a critical section. */\r
 253                 ulCriticalNesting--;\r
 254 \r
 255                 /* If the nesting level has reached zero then interrupts should be\r
 256                 re-enabled. */\r
 257                 if( ulCriticalNesting == portNO_CRITICAL_NESTING )\r
 258                 {\r
 259                         /* Enable interrupts as per portEXIT_CRITICAL().                                        */\r
 260                         __asm volatile (\r
 261                                 "STMDB  SP!, {R0}               \n\t"   /* Push R0.                                             */\r
 262                                 "MRS    R0, CPSR                \n\t"   /* Get CPSR.                                    */\r
 263                                 "BIC    R0, R0, #0xC0   \n\t"   /* Enable IRQ, FIQ.                             */\r
 264                                 "MSR    CPSR, R0                \n\t"   /* Write back modified value.   */\r
 265                                 "LDMIA  SP!, {R0}" );                   /* Pop R0.                                              */\r
 266                 }\r
 267         }\r
 268 }\r
 269 \r