git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/ARM_CA53_64_BIT/port.c

   1 /*\r
   2     FreeRTOS V9.0.0 - Copyright (C) 2016 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /* Standard includes. */\r
  71 #include <stdlib.h>\r
  72 \r
  73 /* Scheduler includes. */\r
  74 #include "FreeRTOS.h"\r
  75 #include "task.h"\r
  76 \r
  77 #ifndef configINTERRUPT_CONTROLLER_BASE_ADDRESS\r
  78         #error configINTERRUPT_CONTROLLER_BASE_ADDRESS must be defined.  See http://www.freertos.org/Using-FreeRTOS-on-Cortex-A-Embedded-Processors.html\r
  79 #endif\r
  80 \r
  81 #ifndef configINTERRUPT_CONTROLLER_CPU_INTERFACE_OFFSET\r
  82         #error configINTERRUPT_CONTROLLER_CPU_INTERFACE_OFFSET must be defined.  See http://www.freertos.org/Using-FreeRTOS-on-Cortex-A-Embedded-Processors.html\r
  83 #endif\r
  84 \r
  85 #ifndef configUNIQUE_INTERRUPT_PRIORITIES\r
  86         #error configUNIQUE_INTERRUPT_PRIORITIES must be defined.  See http://www.freertos.org/Using-FreeRTOS-on-Cortex-A-Embedded-Processors.html\r
  87 #endif\r
  88 \r
  89 #ifndef configSETUP_TICK_INTERRUPT\r
  90         #error configSETUP_TICK_INTERRUPT() must be defined.  See http://www.freertos.org/Using-FreeRTOS-on-Cortex-A-Embedded-Processors.html\r
  91 #endif /* configSETUP_TICK_INTERRUPT */\r
  92 \r
  93 #ifndef configMAX_API_CALL_INTERRUPT_PRIORITY\r
  94         #error configMAX_API_CALL_INTERRUPT_PRIORITY must be defined.  See http://www.freertos.org/Using-FreeRTOS-on-Cortex-A-Embedded-Processors.html\r
  95 #endif\r
  96 \r
  97 #if configMAX_API_CALL_INTERRUPT_PRIORITY == 0\r
  98         #error configMAX_API_CALL_INTERRUPT_PRIORITY must not be set to 0\r
  99 #endif\r
 100 \r
 101 #if configMAX_API_CALL_INTERRUPT_PRIORITY > configUNIQUE_INTERRUPT_PRIORITIES\r
 102         #error configMAX_API_CALL_INTERRUPT_PRIORITY must be less than or equal to configUNIQUE_INTERRUPT_PRIORITIES as the lower the numeric priority value the higher the logical interrupt priority\r
 103 #endif\r
 104 \r
 105 #if configUSE_PORT_OPTIMISED_TASK_SELECTION == 1\r
 106         /* Check the configuration. */\r
 107         #if( configMAX_PRIORITIES > 32 )\r
 108                 #error configUSE_PORT_OPTIMISED_TASK_SELECTION can only be set to 1 when configMAX_PRIORITIES is less than or equal to 32.  It is very rare that a system requires more than 10 to 15 difference priorities as tasks that share a priority will time slice.\r
 109         #endif\r
 110 #endif /* configUSE_PORT_OPTIMISED_TASK_SELECTION */\r
 111 \r
 112 /* In case security extensions are implemented. */\r
 113 #if configMAX_API_CALL_INTERRUPT_PRIORITY <= ( configUNIQUE_INTERRUPT_PRIORITIES / 2 )\r
 114         #error configMAX_API_CALL_INTERRUPT_PRIORITY must be greater than ( configUNIQUE_INTERRUPT_PRIORITIES / 2 )\r
 115 #endif\r
 116 \r
 117 /* Some vendor specific files default configCLEAR_TICK_INTERRUPT() in\r
 118 portmacro.h. */\r
 119 #ifndef configCLEAR_TICK_INTERRUPT\r
 120         #define configCLEAR_TICK_INTERRUPT()\r
 121 #endif\r
 122 \r
 123 /* A critical section is exited when the critical section nesting count reaches\r
 124 this value. */\r
 125 #define portNO_CRITICAL_NESTING                 ( ( size_t ) 0 )\r
 126 \r
 127 /* In all GICs 255 can be written to the priority mask register to unmask all\r
 128 (but the lowest) interrupt priority. */\r
 129 #define portUNMASK_VALUE                                ( 0xFFUL )\r
 130 \r
 131 /* Tasks are not created with a floating point context, but can be given a\r
 132 floating point context after they have been created.  A variable is stored as\r
 133 part of the tasks context that holds portNO_FLOATING_POINT_CONTEXT if the task\r
 134 does not have an FPU context, or any other value if the task does have an FPU\r
 135 context. */\r
 136 #define portNO_FLOATING_POINT_CONTEXT   ( ( StackType_t ) 0 )\r
 137 \r
 138 /* Constants required to setup the initial task context. */\r
 139 #define portEL3                                                 ( ( StackType_t ) 0x0c )\r
 140 #define portSP_ELx                                              ( ( StackType_t ) 0x01 )\r
 141 #define portSP_EL0                                              ( ( StackType_t ) 0x00 )\r
 142 \r
 143 /* At the time of writing, the BSP only supports EL3. */\r
 144 #define portINITIAL_PSTATE                              ( portEL3 | portSP_EL0 )\r
 145 \r
 146 /* Used by portASSERT_IF_INTERRUPT_PRIORITY_INVALID() when ensuring the binary\r
 147 point is zero. */\r
 148 #define portBINARY_POINT_BITS                   ( ( uint8_t ) 0x03 )\r
 149 \r
 150 /* Masks all bits in the APSR other than the mode bits. */\r
 151 #define portAPSR_MODE_BITS_MASK                 ( 0x0C )\r
 152 \r
 153 /* The I bit in the DAIF bits. */\r
 154 #define portDAIF_I                                              ( 0x80 )\r
 155 \r
 156 /* Macro to unmask all interrupt priorities. */\r
 157 #define portCLEAR_INTERRUPT_MASK()                                                                      \\r
 158 {                                                                                                                                       \\r
 159         portDISABLE_INTERRUPTS();                                                                               \\r
 160         portICCPMR_PRIORITY_MASK_REGISTER = portUNMASK_VALUE;                   \\r
 161         __asm volatile (        "DSB SY         \n"                                                             \\r
 162                                                 "ISB SY         \n" );                                                  \\r
 163         portENABLE_INTERRUPTS();                                                                                \\r
 164 }\r
 165 \r
 166 /* Hardware specifics used when sanity checking the configuration. */\r
 167 #define portINTERRUPT_PRIORITY_REGISTER_OFFSET          0x400UL\r
 168 #define portMAX_8_BIT_VALUE                                                     ( ( uint8_t ) 0xff )\r
 169 #define portBIT_0_SET                                                           ( ( uint8_t ) 0x01 )\r
 170 \r
 171 /*-----------------------------------------------------------*/\r
 172 \r
 173 /*\r
 174  * Starts the first task executing.  This function is necessarily written in\r
 175  * assembly code so is implemented in portASM.s.\r
 176  */\r
 177 extern void vPortRestoreTaskContext( void );\r
 178 \r
 179 /*-----------------------------------------------------------*/\r
 180 \r
 181 /* A variable is used to keep track of the critical section nesting.  This\r
 182 variable has to be stored as part of the task context and must be initialised to\r
 183 a non zero value to ensure interrupts don't inadvertently become unmasked before\r
 184 the scheduler starts.  As it is stored as part of the task context it will\r
 185 automatically be set to 0 when the first task is started. */\r
 186 volatile uint64_t ullCriticalNesting = 9999ULL;\r
 187 \r
 188 /* Saved as part of the task context.  If ullPortTaskHasFPUContext is non-zero\r
 189 then floating point context must be saved and restored for the task. */\r
 190 uint64_t ullPortTaskHasFPUContext = pdFALSE;\r
 191 \r
 192 /* Set to 1 to pend a context switch from an ISR. */\r
 193 uint64_t ullPortYieldRequired = pdFALSE;\r
 194 \r
 195 /* Counts the interrupt nesting depth.  A context switch is only performed if\r
 196 if the nesting depth is 0. */\r
 197 uint64_t ullPortInterruptNesting = 0;\r
 198 \r
 199 /* Used in the ASM code. */\r
 200 __attribute__(( used )) const uint64_t ullICCEOIR = portICCEOIR_END_OF_INTERRUPT_REGISTER_ADDRESS;\r
 201 __attribute__(( used )) const uint64_t ullICCIAR = portICCIAR_INTERRUPT_ACKNOWLEDGE_REGISTER_ADDRESS;\r
 202 __attribute__(( used )) const uint64_t ullICCPMR = portICCPMR_PRIORITY_MASK_REGISTER_ADDRESS;\r
 203 __attribute__(( used )) const uint64_t ullMaxAPIPriorityMask = ( configMAX_API_CALL_INTERRUPT_PRIORITY << portPRIORITY_SHIFT );\r
 204 \r
 205 /*-----------------------------------------------------------*/\r
 206 \r
 207 /*\r
 208  * See header file for description.\r
 209  */\r
 210 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 211 {\r
 212         /* Setup the initial stack of the task.  The stack is set exactly as\r
 213         expected by the portRESTORE_CONTEXT() macro. */\r
 214 \r
 215         /* First all the general purpose registers. */\r
 216         pxTopOfStack--;\r
 217         *pxTopOfStack = 0x0101010101010101ULL;  /* R1 */\r
 218         pxTopOfStack--;\r
 219         *pxTopOfStack = ( StackType_t ) pvParameters; /* R0 */\r
 220         pxTopOfStack--;\r
 221         *pxTopOfStack = 0x0303030303030303ULL;  /* R3 */\r
 222         pxTopOfStack--;\r
 223         *pxTopOfStack = 0x0202020202020202ULL;  /* R2 */\r
 224         pxTopOfStack--;\r
 225         *pxTopOfStack = 0x0505050505050505ULL;  /* R5 */\r
 226         pxTopOfStack--;\r
 227         *pxTopOfStack = 0x0404040404040404ULL;  /* R4 */\r
 228         pxTopOfStack--;\r
 229         *pxTopOfStack = 0x0707070707070707ULL;  /* R7 */\r
 230         pxTopOfStack--;\r
 231         *pxTopOfStack = 0x0606060606060606ULL;  /* R6 */\r
 232         pxTopOfStack--;\r
 233         *pxTopOfStack = 0x0909090909090909ULL;  /* R9 */\r
 234         pxTopOfStack--;\r
 235         *pxTopOfStack = 0x0808080808080808ULL;  /* R8 */\r
 236         pxTopOfStack--;\r
 237         *pxTopOfStack = 0x1111111111111111ULL;  /* R11 */\r
 238         pxTopOfStack--;\r
 239         *pxTopOfStack = 0x1010101010101010ULL;  /* R10 */\r
 240         pxTopOfStack--;\r
 241         *pxTopOfStack = 0x1313131313131313ULL;  /* R13 */\r
 242         pxTopOfStack--;\r
 243         *pxTopOfStack = 0x1212121212121212ULL;  /* R12 */\r
 244         pxTopOfStack--;\r
 245         *pxTopOfStack = 0x1515151515151515ULL;  /* R15 */\r
 246         pxTopOfStack--;\r
 247         *pxTopOfStack = 0x1414141414141414ULL;  /* R14 */\r
 248         pxTopOfStack--;\r
 249         *pxTopOfStack = 0x1717171717171717ULL;  /* R17 */\r
 250         pxTopOfStack--;\r
 251         *pxTopOfStack = 0x1616161616161616ULL;  /* R16 */\r
 252         pxTopOfStack--;\r
 253         *pxTopOfStack = 0x1919191919191919ULL;  /* R19 */\r
 254         pxTopOfStack--;\r
 255         *pxTopOfStack = 0x1818181818181818ULL;  /* R18 */\r
 256         pxTopOfStack--;\r
 257         *pxTopOfStack = 0x2121212121212121ULL;  /* R21 */\r
 258         pxTopOfStack--;\r
 259         *pxTopOfStack = 0x2020202020202020ULL;  /* R20 */\r
 260         pxTopOfStack--;\r
 261         *pxTopOfStack = 0x2323232323232323ULL;  /* R23 */\r
 262         pxTopOfStack--;\r
 263         *pxTopOfStack = 0x2222222222222222ULL;  /* R22 */\r
 264         pxTopOfStack--;\r
 265         *pxTopOfStack = 0x2525252525252525ULL;  /* R25 */\r
 266         pxTopOfStack--;\r
 267         *pxTopOfStack = 0x2424242424242424ULL;  /* R24 */\r
 268         pxTopOfStack--;\r
 269         *pxTopOfStack = 0x2727272727272727ULL;  /* R27 */\r
 270         pxTopOfStack--;\r
 271         *pxTopOfStack = 0x2626262626262626ULL;  /* R26 */\r
 272         pxTopOfStack--;\r
 273         *pxTopOfStack = 0x2929292929292929ULL;  /* R29 */\r
 274         pxTopOfStack--;\r
 275         *pxTopOfStack = 0x2828282828282828ULL;  /* R28 */\r
 276         pxTopOfStack--;\r
 277         *pxTopOfStack = ( StackType_t ) 0x00;   /* XZR - has no effect, used so there are an even number of registers. */\r
 278         pxTopOfStack--;\r
 279         *pxTopOfStack = ( StackType_t ) 0x00;   /* R30 - procedure call link register. */\r
 280         pxTopOfStack--;\r
 281 \r
 282         *pxTopOfStack = portINITIAL_PSTATE;\r
 283         pxTopOfStack--;\r
 284 \r
 285         *pxTopOfStack = ( StackType_t ) pxCode; /* Exception return address. */\r
 286         pxTopOfStack--;\r
 287 \r
 288         /* The task will start with a critical nesting count of 0 as interrupts are\r
 289         enabled. */\r
 290         *pxTopOfStack = portNO_CRITICAL_NESTING;\r
 291         pxTopOfStack--;\r
 292 \r
 293         /* The task will start without a floating point context.  A task that uses\r
 294         the floating point hardware must call vPortTaskUsesFPU() before executing\r
 295         any floating point instructions. */\r
 296         *pxTopOfStack = portNO_FLOATING_POINT_CONTEXT;\r
 297 \r
 298         return pxTopOfStack;\r
 299 }\r
 300 /*-----------------------------------------------------------*/\r
 301 \r
 302 BaseType_t xPortStartScheduler( void )\r
 303 {\r
 304 uint32_t ulAPSR;\r
 305 \r
 306         #if( configASSERT_DEFINED == 1 )\r
 307         {\r
 308                 volatile uint32_t ulOriginalPriority;\r
 309                 volatile uint8_t * const pucFirstUserPriorityRegister = ( volatile uint8_t * const ) ( configINTERRUPT_CONTROLLER_BASE_ADDRESS + portINTERRUPT_PRIORITY_REGISTER_OFFSET );\r
 310                 volatile uint8_t ucMaxPriorityValue;\r
 311 \r
 312                 /* Determine how many priority bits are implemented in the GIC.\r
 313 \r
 314                 Save the interrupt priority value that is about to be clobbered. */\r
 315                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 316 \r
 317                 /* Determine the number of priority bits available.  First write to\r
 318                 all possible bits. */\r
 319                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 320 \r
 321                 /* Read the value back to see how many bits stuck. */\r
 322                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 323 \r
 324                 /* Shift to the least significant bits. */\r
 325                 while( ( ucMaxPriorityValue & portBIT_0_SET ) != portBIT_0_SET )\r
 326                 {\r
 327                         ucMaxPriorityValue >>= ( uint8_t ) 0x01;\r
 328                 }\r
 329 \r
 330                 /* Sanity check configUNIQUE_INTERRUPT_PRIORITIES matches the read\r
 331                 value. */\r
 332                 configASSERT( ucMaxPriorityValue == portLOWEST_INTERRUPT_PRIORITY );\r
 333 \r
 334                 /* Restore the clobbered interrupt priority register to its original\r
 335                 value. */\r
 336                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 337         }\r
 338         #endif /* conifgASSERT_DEFINED */\r
 339 \r
 340 \r
 341         /* At the time of writing, the BSP only supports EL3. */\r
 342         __asm volatile ( "MRS %0, CurrentEL" : "=r" ( ulAPSR ) );\r
 343         ulAPSR &= portAPSR_MODE_BITS_MASK;\r
 344         configASSERT( ulAPSR == portEL3 );\r
 345 \r
 346         if( ulAPSR == portEL3 )\r
 347         {\r
 348                 /* Only continue if the binary point value is set to its lowest possible\r
 349                 setting.  See the comments in vPortValidateInterruptPriority() below for\r
 350                 more information. */\r
 351                 configASSERT( ( portICCBPR_BINARY_POINT_REGISTER & portBINARY_POINT_BITS ) <= portMAX_BINARY_POINT_VALUE );\r
 352 \r
 353                 if( ( portICCBPR_BINARY_POINT_REGISTER & portBINARY_POINT_BITS ) <= portMAX_BINARY_POINT_VALUE )\r
 354                 {\r
 355                         /* Interrupts are turned off in the CPU itself to ensure a tick does\r
 356                         not execute     while the scheduler is being started.  Interrupts are\r
 357                         automatically turned back on in the CPU when the first task starts\r
 358                         executing. */\r
 359                         portDISABLE_INTERRUPTS();\r
 360 \r
 361                         /* Start the timer that generates the tick ISR. */\r
 362                         configSETUP_TICK_INTERRUPT();\r
 363 \r
 364                         /* Start the first task executing. */\r
 365                         vPortRestoreTaskContext();\r
 366                 }\r
 367         }\r
 368 \r
 369         return 0;\r
 370 }\r
 371 /*-----------------------------------------------------------*/\r
 372 \r
 373 void vPortEndScheduler( void )\r
 374 {\r
 375         /* Not implemented in ports where there is nothing to return to.\r
 376         Artificially force an assert. */\r
 377         configASSERT( ullCriticalNesting == 1000ULL );\r
 378 }\r
 379 /*-----------------------------------------------------------*/\r
 380 \r
 381 void vPortEnterCritical( void )\r
 382 {\r
 383         /* Mask interrupts up to the max syscall interrupt priority. */\r
 384         uxPortSetInterruptMask();\r
 385 \r
 386         /* Now interrupts are disabled ullCriticalNesting can be accessed\r
 387         directly.  Increment ullCriticalNesting to keep a count of how many times\r
 388         portENTER_CRITICAL() has been called. */\r
 389         ullCriticalNesting++;\r
 390 \r
 391         /* This is not the interrupt safe version of the enter critical function so\r
 392         assert() if it is being called from an interrupt context.  Only API\r
 393         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 394         the critical nesting count is 1 to protect against recursive calls if the\r
 395         assert function also uses a critical section. */\r
 396         if( ullCriticalNesting == 1ULL )\r
 397         {\r
 398                 configASSERT( ullPortInterruptNesting == 0 );\r
 399         }\r
 400 }\r
 401 /*-----------------------------------------------------------*/\r
 402 \r
 403 void vPortExitCritical( void )\r
 404 {\r
 405         if( ullCriticalNesting > portNO_CRITICAL_NESTING )\r
 406         {\r
 407                 /* Decrement the nesting count as the critical section is being\r
 408                 exited. */\r
 409                 ullCriticalNesting--;\r
 410 \r
 411                 /* If the nesting level has reached zero then all interrupt\r
 412                 priorities must be re-enabled. */\r
 413                 if( ullCriticalNesting == portNO_CRITICAL_NESTING )\r
 414                 {\r
 415                         /* Critical nesting has reached zero so all interrupt priorities\r
 416                         should be unmasked. */\r
 417                         portCLEAR_INTERRUPT_MASK();\r
 418                 }\r
 419         }\r
 420 }\r
 421 /*-----------------------------------------------------------*/\r
 422 \r
 423 void FreeRTOS_Tick_Handler( void )\r
 424 {\r
 425         /* Must be the lowest possible priority. */\r
 426         configASSERT( portICCRPR_RUNNING_PRIORITY_REGISTER == ( uint32_t ) ( portLOWEST_USABLE_INTERRUPT_PRIORITY << portPRIORITY_SHIFT ) );\r
 427 \r
 428         /* Interrupts should not be enabled before this point. */\r
 429         #if( configASSERT_DEFINED == 1 )\r
 430         {\r
 431                 uint32_t ulMaskBits;\r
 432 \r
 433                 __asm volatile( "mrs %0, daif" : "=r"( ulMaskBits ) );\r
 434                 configASSERT( ( ulMaskBits & portDAIF_I ) != 0 );\r
 435         }\r
 436         #endif /* configASSERT_DEFINED */\r
 437 \r
 438         /* Set interrupt mask before altering scheduler structures.   The tick\r
 439         handler runs at the lowest priority, so interrupts cannot already be masked,\r
 440         so there is no need to save and restore the current mask value.  It is\r
 441         necessary to turn off interrupts in the CPU itself while the ICCPMR is being\r
 442         updated. */\r
 443         portICCPMR_PRIORITY_MASK_REGISTER = ( uint32_t ) ( configMAX_API_CALL_INTERRUPT_PRIORITY << portPRIORITY_SHIFT );\r
 444         __asm volatile (        "dsb sy         \n"\r
 445                                                 "isb sy         \n" );\r
 446 \r
 447         /* Ok to enable interrupts after the interrupt source has been cleared. */\r
 448         configCLEAR_TICK_INTERRUPT();\r
 449         portENABLE_INTERRUPTS();\r
 450 \r
 451         /* Increment the RTOS tick. */\r
 452         if( xTaskIncrementTick() != pdFALSE )\r
 453         {\r
 454                 ullPortYieldRequired = pdTRUE;\r
 455         }\r
 456 \r
 457         /* Ensure all interrupt priorities are active again. */\r
 458         portCLEAR_INTERRUPT_MASK();\r
 459 }\r
 460 /*-----------------------------------------------------------*/\r
 461 \r
 462 void vPortTaskUsesFPU( void )\r
 463 {\r
 464         /* A task is registering the fact that it needs an FPU context.  Set the\r
 465         FPU flag (which is saved as part of the task context). */\r
 466         ullPortTaskHasFPUContext = pdTRUE;\r
 467 \r
 468         /* Consider initialising the FPSR here - but probably not necessary in\r
 469         AArch64. */\r
 470 }\r
 471 /*-----------------------------------------------------------*/\r
 472 \r
 473 void vPortClearInterruptMask( UBaseType_t uxNewMaskValue )\r
 474 {\r
 475         if( uxNewMaskValue == pdFALSE )\r
 476         {\r
 477                 portCLEAR_INTERRUPT_MASK();\r
 478         }\r
 479 }\r
 480 /*-----------------------------------------------------------*/\r
 481 \r
 482 UBaseType_t uxPortSetInterruptMask( void )\r
 483 {\r
 484 uint32_t ulReturn;\r
 485 \r
 486         /* Interrupt in the CPU must be turned off while the ICCPMR is being\r
 487         updated. */\r
 488         portDISABLE_INTERRUPTS();\r
 489         if( portICCPMR_PRIORITY_MASK_REGISTER == ( uint32_t ) ( configMAX_API_CALL_INTERRUPT_PRIORITY << portPRIORITY_SHIFT ) )\r
 490         {\r
 491                 /* Interrupts were already masked. */\r
 492                 ulReturn = pdTRUE;\r
 493         }\r
 494         else\r
 495         {\r
 496                 ulReturn = pdFALSE;\r
 497                 portICCPMR_PRIORITY_MASK_REGISTER = ( uint32_t ) ( configMAX_API_CALL_INTERRUPT_PRIORITY << portPRIORITY_SHIFT );\r
 498                 __asm volatile (        "dsb sy         \n"\r
 499                                                         "isb sy         \n" );\r
 500         }\r
 501         portENABLE_INTERRUPTS();\r
 502 \r
 503         return ulReturn;\r
 504 }\r
 505 /*-----------------------------------------------------------*/\r
 506 \r
 507 #if( configASSERT_DEFINED == 1 )\r
 508 \r
 509         void vPortValidateInterruptPriority( void )\r
 510         {\r
 511                 /* The following assertion will fail if a service routine (ISR) for\r
 512                 an interrupt that has been assigned a priority above\r
 513                 configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 514                 function.  ISR safe FreeRTOS API functions must *only* be called\r
 515                 from interrupts that have been assigned a priority at or below\r
 516                 configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 517 \r
 518                 Numerically low interrupt priority numbers represent logically high\r
 519                 interrupt priorities, therefore the priority of the interrupt must\r
 520                 be set to a value equal to or numerically *higher* than\r
 521                 configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 522 \r
 523                 FreeRTOS maintains separate thread and ISR API functions to ensure\r
 524                 interrupt entry is as fast and simple as possible. */\r
 525                 configASSERT( portICCRPR_RUNNING_PRIORITY_REGISTER >= ( uint32_t ) ( configMAX_API_CALL_INTERRUPT_PRIORITY << portPRIORITY_SHIFT ) );\r
 526 \r
 527                 /* Priority grouping:  The interrupt controller (GIC) allows the bits\r
 528                 that define each interrupt's priority to be split between bits that\r
 529                 define the interrupt's pre-emption priority bits and bits that define\r
 530                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 531                 to be pre-emption priority bits.  The following assertion will fail if\r
 532                 this is not the case (if some bits represent a sub-priority).\r
 533 \r
 534                 The priority grouping is configured by the GIC's binary point register\r
 535                 (ICCBPR).  Writting 0 to ICCBPR will ensure it is set to its lowest\r
 536                 possible value (which may be above 0). */\r
 537                 configASSERT( ( portICCBPR_BINARY_POINT_REGISTER & portBINARY_POINT_BITS ) <= portMAX_BINARY_POINT_VALUE );\r
 538         }\r
 539 \r
 540 #endif /* configASSERT_DEFINED */\r
 541 /*-----------------------------------------------------------*/\r
 542 \r