git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/ARM_CA53_64_BIT/portmacro.h

   1 /*\r
   2  * FreeRTOS Kernel V10.2.1\r
   3  * Copyright (C) 2019 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software.\r
  14  *\r
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  21  *\r
  22  * http://www.FreeRTOS.org\r
  23  * http://aws.amazon.com/freertos\r
  24  *\r
  25  * 1 tab == 4 spaces!\r
  26  */\r
  27 \r
  28 #ifndef PORTMACRO_H\r
  29 #define PORTMACRO_H\r
  30 \r
  31 #ifdef __cplusplus\r
  32         extern "C" {\r
  33 #endif\r
  34 \r
  35 /*-----------------------------------------------------------\r
  36  * Port specific definitions.\r
  37  *\r
  38  * The settings in this file configure FreeRTOS correctly for the given hardware\r
  39  * and compiler.\r
  40  *\r
  41  * These settings should not be altered.\r
  42  *-----------------------------------------------------------\r
  43  */\r
  44 \r
  45 /* Type definitions. */\r
  46 #define portCHAR                char\r
  47 #define portFLOAT               float\r
  48 #define portDOUBLE              double\r
  49 #define portLONG                long\r
  50 #define portSHORT               short\r
  51 #define portSTACK_TYPE  size_t\r
  52 #define portBASE_TYPE   long\r
  53 \r
  54 typedef portSTACK_TYPE StackType_t;\r
  55 typedef portBASE_TYPE BaseType_t;\r
  56 typedef uint64_t UBaseType_t;\r
  57 \r
  58 typedef uint64_t TickType_t;\r
  59 #define portMAX_DELAY ( ( TickType_t ) 0xffffffffffffffff )\r
  60 \r
  61 /* 32-bit tick type on a 32-bit architecture, so reads of the tick count do\r
  62 not need to be guarded with a critical section. */\r
  63 #define portTICK_TYPE_IS_ATOMIC 1\r
  64 \r
  65 /*-----------------------------------------------------------*/\r
  66 \r
  67 /* Hardware specifics. */\r
  68 #define portSTACK_GROWTH                        ( -1 )\r
  69 #define portTICK_PERIOD_MS                      ( ( TickType_t ) 1000 / configTICK_RATE_HZ )\r
  70 #define portBYTE_ALIGNMENT                      16\r
  71 #define portPOINTER_SIZE_TYPE           uint64_t\r
  72 \r
  73 /*-----------------------------------------------------------*/\r
  74 \r
  75 /* Task utilities. */\r
  76 \r
  77 /* Called at the end of an ISR that can cause a context switch. */\r
  78 #define portEND_SWITCHING_ISR( xSwitchRequired )\\r
  79 {                                                                                               \\r
  80 extern uint64_t ullPortYieldRequired;                   \\r
  81                                                                                                 \\r
  82         if( xSwitchRequired != pdFALSE )                        \\r
  83         {                                                                                       \\r
  84                 ullPortYieldRequired = pdTRUE;                  \\r
  85         }                                                                                       \\r
  86 }\r
  87 \r
  88 #define portYIELD_FROM_ISR( x ) portEND_SWITCHING_ISR( x )\r
  89 #if defined( GUEST )\r
  90         #define portYIELD() __asm volatile ( "SVC 0" ::: "memory" )\r
  91 #else\r
  92         #define portYIELD() __asm volatile ( "SMC 0" ::: "memory" )\r
  93 #endif\r
  94 /*-----------------------------------------------------------\r
  95  * Critical section control\r
  96  *----------------------------------------------------------*/\r
  97 \r
  98 extern void vPortEnterCritical( void );\r
  99 extern void vPortExitCritical( void );\r
 100 extern UBaseType_t uxPortSetInterruptMask( void );\r
 101 extern void vPortClearInterruptMask( UBaseType_t uxNewMaskValue );\r
 102 extern void vPortInstallFreeRTOSVectorTable( void );\r
 103 \r
 104 #define portDISABLE_INTERRUPTS()                                                                        \\r
 105         __asm volatile ( "MSR DAIFSET, #2" ::: "memory" );                              \\r
 106         __asm volatile ( "DSB SY" );                                                                    \\r
 107         __asm volatile ( "ISB SY" );\r
 108 \r
 109 #define portENABLE_INTERRUPTS()                                                                         \\r
 110         __asm volatile ( "MSR DAIFCLR, #2" ::: "memory" );                              \\r
 111         __asm volatile ( "DSB SY" );                                                                    \\r
 112         __asm volatile ( "ISB SY" );\r
 113 \r
 114 \r
 115 /* These macros do not globally disable/enable interrupts.  They do mask off\r
 116 interrupts that have a priority below configMAX_API_CALL_INTERRUPT_PRIORITY. */\r
 117 #define portENTER_CRITICAL()            vPortEnterCritical();\r
 118 #define portEXIT_CRITICAL()                     vPortExitCritical();\r
 119 #define portSET_INTERRUPT_MASK_FROM_ISR()               uxPortSetInterruptMask()\r
 120 #define portCLEAR_INTERRUPT_MASK_FROM_ISR(x)    vPortClearInterruptMask(x)\r
 121 \r
 122 /*-----------------------------------------------------------*/\r
 123 \r
 124 /* Task function macros as described on the FreeRTOS.org WEB site.  These are\r
 125 not required for this port but included in case common demo code that uses these\r
 126 macros is used. */\r
 127 #define portTASK_FUNCTION_PROTO( vFunction, pvParameters )      void vFunction( void *pvParameters )\r
 128 #define portTASK_FUNCTION( vFunction, pvParameters )    void vFunction( void *pvParameters )\r
 129 \r
 130 /* Prototype of the FreeRTOS tick handler.  This must be installed as the\r
 131 handler for whichever peripheral is used to generate the RTOS tick. */\r
 132 void FreeRTOS_Tick_Handler( void );\r
 133 \r
 134 /* Any task that uses the floating point unit MUST call vPortTaskUsesFPU()\r
 135 before any floating point instructions are executed. */\r
 136 void vPortTaskUsesFPU( void );\r
 137 #define portTASK_USES_FLOATING_POINT() vPortTaskUsesFPU()\r
 138 \r
 139 #define portLOWEST_INTERRUPT_PRIORITY ( ( ( uint32_t ) configUNIQUE_INTERRUPT_PRIORITIES ) - 1UL )\r
 140 #define portLOWEST_USABLE_INTERRUPT_PRIORITY ( portLOWEST_INTERRUPT_PRIORITY - 1UL )\r
 141 \r
 142 /* Architecture specific optimisations. */\r
 143 #ifndef configUSE_PORT_OPTIMISED_TASK_SELECTION\r
 144         #define configUSE_PORT_OPTIMISED_TASK_SELECTION 1\r
 145 #endif\r
 146 \r
 147 #if configUSE_PORT_OPTIMISED_TASK_SELECTION == 1\r
 148 \r
 149         /* Store/clear the ready priorities in a bit map. */\r
 150         #define portRECORD_READY_PRIORITY( uxPriority, uxReadyPriorities ) ( uxReadyPriorities ) |= ( 1UL << ( uxPriority ) )\r
 151         #define portRESET_READY_PRIORITY( uxPriority, uxReadyPriorities ) ( uxReadyPriorities ) &= ~( 1UL << ( uxPriority ) )\r
 152 \r
 153         /*-----------------------------------------------------------*/\r
 154 \r
 155         #define portGET_HIGHEST_PRIORITY( uxTopPriority, uxReadyPriorities ) uxTopPriority = ( 31 - __builtin_clz( uxReadyPriorities ) )\r
 156 \r
 157 #endif /* configUSE_PORT_OPTIMISED_TASK_SELECTION */\r
 158 \r
 159 #ifdef configASSERT\r
 160         void vPortValidateInterruptPriority( void );\r
 161         #define portASSERT_IF_INTERRUPT_PRIORITY_INVALID()      vPortValidateInterruptPriority()\r
 162 #endif /* configASSERT */\r
 163 \r
 164 #define portNOP() __asm volatile( "NOP" )\r
 165 #define portINLINE __inline\r
 166 \r
 167 #ifdef __cplusplus\r
 168         } /* extern C */\r
 169 #endif\r
 170 \r
 171 \r
 172 /* The number of bits to shift for an interrupt priority is dependent on the\r
 173 number of bits implemented by the interrupt controller. */\r
 174 #if configUNIQUE_INTERRUPT_PRIORITIES == 16\r
 175         #define portPRIORITY_SHIFT 4\r
 176         #define portMAX_BINARY_POINT_VALUE      3\r
 177 #elif configUNIQUE_INTERRUPT_PRIORITIES == 32\r
 178         #define portPRIORITY_SHIFT 3\r
 179         #define portMAX_BINARY_POINT_VALUE      2\r
 180 #elif configUNIQUE_INTERRUPT_PRIORITIES == 64\r
 181         #define portPRIORITY_SHIFT 2\r
 182         #define portMAX_BINARY_POINT_VALUE      1\r
 183 #elif configUNIQUE_INTERRUPT_PRIORITIES == 128\r
 184         #define portPRIORITY_SHIFT 1\r
 185         #define portMAX_BINARY_POINT_VALUE      0\r
 186 #elif configUNIQUE_INTERRUPT_PRIORITIES == 256\r
 187         #define portPRIORITY_SHIFT 0\r
 188         #define portMAX_BINARY_POINT_VALUE      0\r
 189 #else\r
 190         #error Invalid configUNIQUE_INTERRUPT_PRIORITIES setting.  configUNIQUE_INTERRUPT_PRIORITIES must be set to the number of unique priorities implemented by the target hardware\r
 191 #endif\r
 192 \r
 193 /* Interrupt controller access addresses. */\r
 194 #define portICCPMR_PRIORITY_MASK_OFFSET                                                 ( 0x04 )\r
 195 #define portICCIAR_INTERRUPT_ACKNOWLEDGE_OFFSET                                 ( 0x0C )\r
 196 #define portICCEOIR_END_OF_INTERRUPT_OFFSET                                     ( 0x10 )\r
 197 #define portICCBPR_BINARY_POINT_OFFSET                                                  ( 0x08 )\r
 198 #define portICCRPR_RUNNING_PRIORITY_OFFSET                                              ( 0x14 )\r
 199 \r
 200 #define portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS          ( configINTERRUPT_CONTROLLER_BASE_ADDRESS + configINTERRUPT_CONTROLLER_CPU_INTERFACE_OFFSET )\r
 201 #define portICCPMR_PRIORITY_MASK_REGISTER                                       ( *( ( volatile uint32_t * ) ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCPMR_PRIORITY_MASK_OFFSET ) ) )\r
 202 #define portICCIAR_INTERRUPT_ACKNOWLEDGE_REGISTER_ADDRESS       ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCIAR_INTERRUPT_ACKNOWLEDGE_OFFSET )\r
 203 #define portICCEOIR_END_OF_INTERRUPT_REGISTER_ADDRESS           ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCEOIR_END_OF_INTERRUPT_OFFSET )\r
 204 #define portICCPMR_PRIORITY_MASK_REGISTER_ADDRESS                       ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCPMR_PRIORITY_MASK_OFFSET )\r
 205 #define portICCBPR_BINARY_POINT_REGISTER                                        ( *( ( const volatile uint32_t * ) ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCBPR_BINARY_POINT_OFFSET ) ) )\r
 206 #define portICCRPR_RUNNING_PRIORITY_REGISTER                            ( *( ( const volatile uint32_t * ) ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCRPR_RUNNING_PRIORITY_OFFSET ) ) )\r
 207 \r
 208 #define portMEMORY_BARRIER() __asm volatile( "" ::: "memory" )\r
 209 \r
 210 #endif /* PORTMACRO_H */\r
 211 \r