git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/ARM_CM7/r0p1/port.c

   1 /*\r
   2     FreeRTOS V9.0.1 - Copyright (C) 2017 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /*-----------------------------------------------------------\r
  71  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  72  *----------------------------------------------------------*/\r
  73 \r
  74 /* Scheduler includes. */\r
  75 #include "FreeRTOS.h"\r
  76 #include "task.h"\r
  77 \r
  78 #ifndef __VFP_FP__\r
  79         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  80 #endif\r
  81 \r
  82 #ifndef configSYSTICK_CLOCK_HZ\r
  83         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  84         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  85         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  86 #else\r
  87         /* The way the SysTick is clocked is not modified in case it is not the same\r
  88         as the core. */\r
  89         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  90 #endif\r
  91 \r
  92 /* Constants required to manipulate the core.  Registers first... */\r
  93 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
  94 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
  95 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
  96 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
  97 /* ...then bits in the registers. */\r
  98 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
  99 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 100 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 101 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 102 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 103 \r
 104 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 105 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 106 \r
 107 /* Constants required to check the validity of an interrupt priority. */\r
 108 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 109 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 110 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 111 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 112 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 113 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 114 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 115 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 116 \r
 117 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 118 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 119 \r
 120 /* Constants required to manipulate the VFP. */\r
 121 #define portFPCCR                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
 122 #define portASPEN_AND_LSPEN_BITS        ( 0x3UL << 30UL )\r
 123 \r
 124 /* Constants required to set up the initial stack. */\r
 125 #define portINITIAL_XPSR                        ( 0x01000000 )\r
 126 #define portINITIAL_EXEC_RETURN         ( 0xfffffffd )\r
 127 \r
 128 /* The systick is a 24-bit counter. */\r
 129 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 130 \r
 131 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 132 occurred while the SysTick counter is stopped during tickless idle\r
 133 calculations. */\r
 134 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 135 \r
 136 /* For strict compliance with the Cortex-M spec the task start address should\r
 137 have bit-0 clear, as it is loaded into the PC on exit from an ISR. */\r
 138 #define portSTART_ADDRESS_MASK          ( ( StackType_t ) 0xfffffffeUL )\r
 139 \r
 140 /* Let the user override the pre-loading of the initial LR with the address of\r
 141 prvTaskExitError() in case it messes up unwinding of the stack in the\r
 142 debugger. */\r
 143 #ifdef configTASK_RETURN_ADDRESS\r
 144         #define portTASK_RETURN_ADDRESS configTASK_RETURN_ADDRESS\r
 145 #else\r
 146         #define portTASK_RETURN_ADDRESS prvTaskExitError\r
 147 #endif\r
 148 \r
 149 /* Each task maintains its own interrupt status in the critical nesting\r
 150 variable. */\r
 151 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 152 \r
 153 /*\r
 154  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 155  * file is weak to allow application writers to change the timer used to\r
 156  * generate the tick interrupt.\r
 157  */\r
 158 void vPortSetupTimerInterrupt( void );\r
 159 \r
 160 /*\r
 161  * Exception handlers.\r
 162  */\r
 163 void xPortPendSVHandler( void ) __attribute__ (( naked ));\r
 164 void xPortSysTickHandler( void );\r
 165 void vPortSVCHandler( void ) __attribute__ (( naked ));\r
 166 \r
 167 /*\r
 168  * Start first task is a separate function so it can be tested in isolation.\r
 169  */\r
 170 static void prvPortStartFirstTask( void ) __attribute__ (( naked ));\r
 171 \r
 172 /*\r
 173  * Function to enable the VFP.\r
 174  */\r
 175  static void vPortEnableVFP( void ) __attribute__ (( naked ));\r
 176 \r
 177 /*\r
 178  * Used to catch tasks that attempt to return from their implementing function.\r
 179  */\r
 180 static void prvTaskExitError( void );\r
 181 \r
 182 /*-----------------------------------------------------------*/\r
 183 \r
 184 /*\r
 185  * The number of SysTick increments that make up one tick period.\r
 186  */\r
 187 #if configUSE_TICKLESS_IDLE == 1\r
 188         static uint32_t ulTimerCountsForOneTick = 0;\r
 189 #endif /* configUSE_TICKLESS_IDLE */\r
 190 \r
 191 /*\r
 192  * The maximum number of tick periods that can be suppressed is limited by the\r
 193  * 24 bit resolution of the SysTick timer.\r
 194  */\r
 195 #if configUSE_TICKLESS_IDLE == 1\r
 196         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 197 #endif /* configUSE_TICKLESS_IDLE */\r
 198 \r
 199 /*\r
 200  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 201  * power functionality only.\r
 202  */\r
 203 #if configUSE_TICKLESS_IDLE == 1\r
 204         static uint32_t ulStoppedTimerCompensation = 0;\r
 205 #endif /* configUSE_TICKLESS_IDLE */\r
 206 \r
 207 /*\r
 208  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 209  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 210  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 211  */\r
 212 #if ( configASSERT_DEFINED == 1 )\r
 213          static uint8_t ucMaxSysCallPriority = 0;\r
 214          static uint32_t ulMaxPRIGROUPValue = 0;\r
 215          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( const volatile uint8_t * const ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 216 #endif /* configASSERT_DEFINED */\r
 217 \r
 218 /*-----------------------------------------------------------*/\r
 219 \r
 220 /*\r
 221  * See header file for description.\r
 222  */\r
 223 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 224 {\r
 225         /* Simulate the stack frame as it would be created by a context switch\r
 226         interrupt. */\r
 227 \r
 228         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 229         of interrupts, and to ensure alignment. */\r
 230         pxTopOfStack--;\r
 231 \r
 232         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 233         pxTopOfStack--;\r
 234         *pxTopOfStack = ( ( StackType_t ) pxCode ) & portSTART_ADDRESS_MASK;    /* PC */\r
 235         pxTopOfStack--;\r
 236         *pxTopOfStack = ( StackType_t ) portTASK_RETURN_ADDRESS;        /* LR */\r
 237 \r
 238         /* Save code space by skipping register initialisation. */\r
 239         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 240         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 241 \r
 242         /* A save method is being used that requires each task to maintain its\r
 243         own exec return value. */\r
 244         pxTopOfStack--;\r
 245         *pxTopOfStack = portINITIAL_EXEC_RETURN;\r
 246 \r
 247         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 248 \r
 249         return pxTopOfStack;\r
 250 }\r
 251 /*-----------------------------------------------------------*/\r
 252 \r
 253 static void prvTaskExitError( void )\r
 254 {\r
 255         /* A function that implements a task must not exit or attempt to return to\r
 256         its caller as there is nothing to return to.  If a task wants to exit it\r
 257         should instead call vTaskDelete( NULL ).\r
 258 \r
 259         Artificially force an assert() to be triggered if configASSERT() is\r
 260         defined, then stop here so application writers can catch the error. */\r
 261         configASSERT( uxCriticalNesting == ~0UL );\r
 262         portDISABLE_INTERRUPTS();\r
 263         for( ;; );\r
 264 }\r
 265 /*-----------------------------------------------------------*/\r
 266 \r
 267 void vPortSVCHandler( void )\r
 268 {\r
 269         __asm volatile (\r
 270                                         "       ldr     r3, pxCurrentTCBConst2          \n" /* Restore the context. */\r
 271                                         "       ldr r1, [r3]                                    \n" /* Use pxCurrentTCBConst to get the pxCurrentTCB address. */\r
 272                                         "       ldr r0, [r1]                                    \n" /* The first item in pxCurrentTCB is the task top of stack. */\r
 273                                         "       ldmia r0!, {r4-r11, r14}                \n" /* Pop the registers that are not automatically saved on exception entry and the critical nesting count. */\r
 274                                         "       msr psp, r0                                             \n" /* Restore the task stack pointer. */\r
 275                                         "       isb                                                             \n"\r
 276                                         "       mov r0, #0                                              \n"\r
 277                                         "       msr     basepri, r0                                     \n"\r
 278                                         "       bx r14                                                  \n"\r
 279                                         "                                                                       \n"\r
 280                                         "       .align 4                                                \n"\r
 281                                         "pxCurrentTCBConst2: .word pxCurrentTCB                         \n"\r
 282                                 );\r
 283 }\r
 284 /*-----------------------------------------------------------*/\r
 285 \r
 286 static void prvPortStartFirstTask( void )\r
 287 {\r
 288         /* Start the first task.  This also clears the bit that indicates the FPU is\r
 289         in use in case the FPU was used before the scheduler was started - which\r
 290         would otherwise result in the unnecessary leaving of space in the SVC stack\r
 291         for lazy saving of FPU registers. */\r
 292         __asm volatile(\r
 293                                         " ldr r0, =0xE000ED08   \n" /* Use the NVIC offset register to locate the stack. */\r
 294                                         " ldr r0, [r0]                  \n"\r
 295                                         " ldr r0, [r0]                  \n"\r
 296                                         " msr msp, r0                   \n" /* Set the msp back to the start of the stack. */\r
 297                                         " mov r0, #0                    \n" /* Clear the bit that indicates the FPU is in use, see comment above. */\r
 298                                         " msr control, r0               \n"\r
 299                                         " cpsie i                               \n" /* Globally enable interrupts. */\r
 300                                         " cpsie f                               \n"\r
 301                                         " dsb                                   \n"\r
 302                                         " isb                                   \n"\r
 303                                         " svc 0                                 \n" /* System call to start first task. */\r
 304                                         " nop                                   \n"\r
 305                                 );\r
 306 }\r
 307 /*-----------------------------------------------------------*/\r
 308 \r
 309 /*\r
 310  * See header file for description.\r
 311  */\r
 312 BaseType_t xPortStartScheduler( void )\r
 313 {\r
 314         /* configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.\r
 315         See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html */\r
 316         configASSERT( configMAX_SYSCALL_INTERRUPT_PRIORITY );\r
 317 \r
 318         #if( configASSERT_DEFINED == 1 )\r
 319         {\r
 320                 volatile uint32_t ulOriginalPriority;\r
 321                 volatile uint8_t * const pucFirstUserPriorityRegister = ( volatile uint8_t * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 322                 volatile uint8_t ucMaxPriorityValue;\r
 323 \r
 324                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 325                 functions can be called.  ISR safe functions are those that end in\r
 326                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 327                 ensure interrupt entry is as fast and simple as possible.\r
 328 \r
 329                 Save the interrupt priority value that is about to be clobbered. */\r
 330                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 331 \r
 332                 /* Determine the number of priority bits available.  First write to all\r
 333                 possible bits. */\r
 334                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 335 \r
 336                 /* Read the value back to see how many bits stuck. */\r
 337                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 338 \r
 339                 /* Use the same mask on the maximum system call priority. */\r
 340                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 341 \r
 342                 /* Calculate the maximum acceptable priority group value for the number\r
 343                 of bits read back. */\r
 344                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 345                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 346                 {\r
 347                         ulMaxPRIGROUPValue--;\r
 348                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 349                 }\r
 350 \r
 351                 #ifdef __NVIC_PRIO_BITS\r
 352                 {\r
 353                         /* Check the CMSIS configuration that defines the number of\r
 354                         priority bits matches the number of priority bits actually queried\r
 355                         from the hardware. */\r
 356                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == __NVIC_PRIO_BITS );\r
 357                 }\r
 358                 #endif\r
 359 \r
 360                 #ifdef configPRIO_BITS\r
 361                 {\r
 362                         /* Check the FreeRTOS configuration that defines the number of\r
 363                         priority bits matches the number of priority bits actually queried\r
 364                         from the hardware. */\r
 365                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == configPRIO_BITS );\r
 366                 }\r
 367                 #endif\r
 368 \r
 369                 /* Shift the priority group value back to its position within the AIRCR\r
 370                 register. */\r
 371                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 372                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 373 \r
 374                 /* Restore the clobbered interrupt priority register to its original\r
 375                 value. */\r
 376                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 377         }\r
 378         #endif /* conifgASSERT_DEFINED */\r
 379 \r
 380         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 381         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 382         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 383 \r
 384         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 385         here already. */\r
 386         vPortSetupTimerInterrupt();\r
 387 \r
 388         /* Initialise the critical nesting count ready for the first task. */\r
 389         uxCriticalNesting = 0;\r
 390 \r
 391         /* Ensure the VFP is enabled - it should be anyway. */\r
 392         vPortEnableVFP();\r
 393 \r
 394         /* Lazy save always. */\r
 395         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 396 \r
 397         /* Start the first task. */\r
 398         prvPortStartFirstTask();\r
 399 \r
 400         /* Should never get here as the tasks will now be executing!  Call the task\r
 401         exit error function to prevent compiler warnings about a static function\r
 402         not being called in the case that the application writer overrides this\r
 403         functionality by defining configTASK_RETURN_ADDRESS. */\r
 404         prvTaskExitError();\r
 405 \r
 406         /* Should not get here! */\r
 407         return 0;\r
 408 }\r
 409 /*-----------------------------------------------------------*/\r
 410 \r
 411 void vPortEndScheduler( void )\r
 412 {\r
 413         /* Not implemented in ports where there is nothing to return to.\r
 414         Artificially force an assert. */\r
 415         configASSERT( uxCriticalNesting == 1000UL );\r
 416 }\r
 417 /*-----------------------------------------------------------*/\r
 418 \r
 419 void vPortEnterCritical( void )\r
 420 {\r
 421         portDISABLE_INTERRUPTS();\r
 422         uxCriticalNesting++;\r
 423 \r
 424         /* This is not the interrupt safe version of the enter critical function so\r
 425         assert() if it is being called from an interrupt context.  Only API\r
 426         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 427         the critical nesting count is 1 to protect against recursive calls if the\r
 428         assert function also uses a critical section. */\r
 429         if( uxCriticalNesting == 1 )\r
 430         {\r
 431                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 432         }\r
 433 }\r
 434 /*-----------------------------------------------------------*/\r
 435 \r
 436 void vPortExitCritical( void )\r
 437 {\r
 438         configASSERT( uxCriticalNesting );\r
 439         uxCriticalNesting--;\r
 440         if( uxCriticalNesting == 0 )\r
 441         {\r
 442                 portENABLE_INTERRUPTS();\r
 443         }\r
 444 }\r
 445 /*-----------------------------------------------------------*/\r
 446 \r
 447 void xPortPendSVHandler( void )\r
 448 {\r
 449         /* This is a naked function. */\r
 450 \r
 451         __asm volatile\r
 452         (\r
 453         "       mrs r0, psp                                                     \n"\r
 454         "       isb                                                                     \n"\r
 455         "                                                                               \n"\r
 456         "       ldr     r3, pxCurrentTCBConst                   \n" /* Get the location of the current TCB. */\r
 457         "       ldr     r2, [r3]                                                \n"\r
 458         "                                                                               \n"\r
 459         "       tst r14, #0x10                                          \n" /* Is the task using the FPU context?  If so, push high vfp registers. */\r
 460         "       it eq                                                           \n"\r
 461         "       vstmdbeq r0!, {s16-s31}                         \n"\r
 462         "                                                                               \n"\r
 463         "       stmdb r0!, {r4-r11, r14}                        \n" /* Save the core registers. */\r
 464         "       str r0, [r2]                                            \n" /* Save the new top of stack into the first member of the TCB. */\r
 465         "                                                                               \n"\r
 466         "       stmdb sp!, {r3}                                         \n"\r
 467         "       mov r0, %0                                                      \n"\r
 468         "       cpsid i                                                         \n" /* Errata workaround. */\r
 469         "       msr basepri, r0                                         \n"\r
 470         "       dsb                                                                     \n"\r
 471         "       isb                                                                     \n"\r
 472         "       cpsie i                                                         \n" /* Errata workaround. */\r
 473         "       bl vTaskSwitchContext                           \n"\r
 474         "       mov r0, #0                                                      \n"\r
 475         "       msr basepri, r0                                         \n"\r
 476         "       ldmia sp!, {r3}                                         \n"\r
 477         "                                                                               \n"\r
 478         "       ldr r1, [r3]                                            \n" /* The first item in pxCurrentTCB is the task top of stack. */\r
 479         "       ldr r0, [r1]                                            \n"\r
 480         "                                                                               \n"\r
 481         "       ldmia r0!, {r4-r11, r14}                        \n" /* Pop the core registers. */\r
 482         "                                                                               \n"\r
 483         "       tst r14, #0x10                                          \n" /* Is the task using the FPU context?  If so, pop the high vfp registers too. */\r
 484         "       it eq                                                           \n"\r
 485         "       vldmiaeq r0!, {s16-s31}                         \n"\r
 486         "                                                                               \n"\r
 487         "       msr psp, r0                                                     \n"\r
 488         "       isb                                                                     \n"\r
 489         "                                                                               \n"\r
 490         #ifdef WORKAROUND_PMU_CM001 /* XMC4000 specific errata workaround. */\r
 491                 #if WORKAROUND_PMU_CM001 == 1\r
 492         "                       push { r14 }                            \n"\r
 493         "                       pop { pc }                                      \n"\r
 494                 #endif\r
 495         #endif\r
 496         "                                                                               \n"\r
 497         "       bx r14                                                          \n"\r
 498         "                                                                               \n"\r
 499         "       .align 4                                                        \n"\r
 500         "pxCurrentTCBConst: .word pxCurrentTCB  \n"\r
 501         ::"i"(configMAX_SYSCALL_INTERRUPT_PRIORITY)\r
 502         );\r
 503 }\r
 504 /*-----------------------------------------------------------*/\r
 505 \r
 506 void xPortSysTickHandler( void )\r
 507 {\r
 508         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 509         executes all interrupts must be unmasked.  There is therefore no need to\r
 510         save and then restore the interrupt mask value as its value is already\r
 511         known. */\r
 512         portDISABLE_INTERRUPTS();\r
 513         {\r
 514                 /* Increment the RTOS tick. */\r
 515                 if( xTaskIncrementTick() != pdFALSE )\r
 516                 {\r
 517                         /* A context switch is required.  Context switching is performed in\r
 518                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 519                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 520                 }\r
 521         }\r
 522         portENABLE_INTERRUPTS();\r
 523 }\r
 524 /*-----------------------------------------------------------*/\r
 525 \r
 526 #if configUSE_TICKLESS_IDLE == 1\r
 527 \r
 528         __attribute__((weak)) void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 529         {\r
 530         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 531         TickType_t xModifiableIdleTime;\r
 532 \r
 533                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 534                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 535                 {\r
 536                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 537                 }\r
 538 \r
 539                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 540                 is accounted for as best it can be, but using the tickless mode will\r
 541                 inevitably result in some tiny drift of the time maintained by the\r
 542                 kernel with respect to calendar time. */\r
 543                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 544 \r
 545                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 546                 tick periods.  -1 is used because this code will execute part way\r
 547                 through one of the tick periods. */\r
 548                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 549                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 550                 {\r
 551                         ulReloadValue -= ulStoppedTimerCompensation;\r
 552                 }\r
 553 \r
 554                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 555                 method as that will mask interrupts that should exit sleep mode. */\r
 556                 __asm volatile( "cpsid i" );\r
 557                 __asm volatile( "dsb" );\r
 558                 __asm volatile( "isb" );\r
 559 \r
 560                 /* If a context switch is pending or a task is waiting for the scheduler\r
 561                 to be unsuspended then abandon the low power entry. */\r
 562                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 563                 {\r
 564                         /* Restart from whatever is left in the count register to complete\r
 565                         this tick period. */\r
 566                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 567 \r
 568                         /* Restart SysTick. */\r
 569                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 570 \r
 571                         /* Reset the reload register to the value required for normal tick\r
 572                         periods. */\r
 573                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 574 \r
 575                         /* Re-enable interrupts - see comments above the cpsid instruction()\r
 576                         above. */\r
 577                         __asm volatile( "cpsie i" );\r
 578                 }\r
 579                 else\r
 580                 {\r
 581                         /* Set the new reload value. */\r
 582                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 583 \r
 584                         /* Clear the SysTick count flag and set the count value back to\r
 585                         zero. */\r
 586                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 587 \r
 588                         /* Restart SysTick. */\r
 589                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 590 \r
 591                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 592                         set its parameter to 0 to indicate that its implementation contains\r
 593                         its own wait for interrupt or wait for event instruction, and so wfi\r
 594                         should not be executed again.  However, the original expected idle\r
 595                         time variable must remain unmodified, so a copy is taken. */\r
 596                         xModifiableIdleTime = xExpectedIdleTime;\r
 597                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 598                         if( xModifiableIdleTime > 0 )\r
 599                         {\r
 600                                 __asm volatile( "dsb" );\r
 601                                 __asm volatile( "wfi" );\r
 602                                 __asm volatile( "isb" );\r
 603                         }\r
 604                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 605 \r
 606                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 607                         accounted for as best it can be, but using the tickless mode will\r
 608                         inevitably result in some tiny drift of the time maintained by the\r
 609                         kernel with respect to calendar time. */\r
 610                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 611                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 612 \r
 613                         /* Re-enable interrupts - see comments above the cpsid instruction()\r
 614                         above. */\r
 615                         __asm volatile( "cpsie i" );\r
 616 \r
 617                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 618                         {\r
 619                                 uint32_t ulCalculatedLoadValue;\r
 620 \r
 621                                 /* The tick interrupt has already executed, and the SysTick\r
 622                                 count reloaded with ulReloadValue.  Reset the\r
 623                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 624                                 period. */\r
 625                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 626 \r
 627                                 /* Don't allow a tiny value, or values that have somehow\r
 628                                 underflowed because the post sleep hook did something\r
 629                                 that took too long. */\r
 630                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 631                                 {\r
 632                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 633                                 }\r
 634 \r
 635                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 636 \r
 637                                 /* The tick interrupt handler will already have pended the tick\r
 638                                 processing in the kernel.  As the pending tick will be\r
 639                                 processed as soon as this function exits, the tick value\r
 640                                 maintained by the tick is stepped forward by one less than the\r
 641                                 time spent waiting. */\r
 642                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 643                         }\r
 644                         else\r
 645                         {\r
 646                                 /* Something other than the tick interrupt ended the sleep.\r
 647                                 Work out how long the sleep lasted rounded to complete tick\r
 648                                 periods (not the ulReload value which accounted for part\r
 649                                 ticks). */\r
 650                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 651 \r
 652                                 /* How many complete tick periods passed while the processor\r
 653                                 was waiting? */\r
 654                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 655 \r
 656                                 /* The reload value is set to whatever fraction of a single tick\r
 657                                 period remains. */\r
 658                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 659                         }\r
 660 \r
 661                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 662                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 663                         value.  The critical section is used to ensure the tick interrupt\r
 664                         can only execute once in the case that the reload register is near\r
 665                         zero. */\r
 666                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 667                         portENTER_CRITICAL();\r
 668                         {\r
 669                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 670                                 vTaskStepTick( ulCompleteTickPeriods );\r
 671                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 672                         }\r
 673                         portEXIT_CRITICAL();\r
 674                 }\r
 675         }\r
 676 \r
 677 #endif /* #if configUSE_TICKLESS_IDLE */\r
 678 /*-----------------------------------------------------------*/\r
 679 \r
 680 /*\r
 681  * Setup the systick timer to generate the tick interrupts at the required\r
 682  * frequency.\r
 683  */\r
 684 __attribute__(( weak )) void vPortSetupTimerInterrupt( void )\r
 685 {\r
 686         /* Calculate the constants required to configure the tick interrupt. */\r
 687         #if configUSE_TICKLESS_IDLE == 1\r
 688         {\r
 689                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 690                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 691                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 692         }\r
 693         #endif /* configUSE_TICKLESS_IDLE */\r
 694 \r
 695         /* Stop and clear the SysTick. */\r
 696         portNVIC_SYSTICK_CTRL_REG = 0UL;\r
 697         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 698 \r
 699         /* Configure SysTick to interrupt at the requested rate. */\r
 700         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 701         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 702 }\r
 703 /*-----------------------------------------------------------*/\r
 704 \r
 705 /* This is a naked function. */\r
 706 static void vPortEnableVFP( void )\r
 707 {\r
 708         __asm volatile\r
 709         (\r
 710                 "       ldr.w r0, =0xE000ED88           \n" /* The FPU enable bits are in the CPACR. */\r
 711                 "       ldr r1, [r0]                            \n"\r
 712                 "                                                               \n"\r
 713                 "       orr r1, r1, #( 0xf << 20 )      \n" /* Enable CP10 and CP11 coprocessors, then save back. */\r
 714                 "       str r1, [r0]                            \n"\r
 715                 "       bx r14                                          "\r
 716         );\r
 717 }\r
 718 /*-----------------------------------------------------------*/\r
 719 \r
 720 #if( configASSERT_DEFINED == 1 )\r
 721 \r
 722         void vPortValidateInterruptPriority( void )\r
 723         {\r
 724         uint32_t ulCurrentInterrupt;\r
 725         uint8_t ucCurrentPriority;\r
 726 \r
 727                 /* Obtain the number of the currently executing interrupt. */\r
 728                 __asm volatile( "mrs %0, ipsr" : "=r"( ulCurrentInterrupt ) );\r
 729 \r
 730                 /* Is the interrupt number a user defined interrupt? */\r
 731                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 732                 {\r
 733                         /* Look up the interrupt's priority. */\r
 734                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 735 \r
 736                         /* The following assertion will fail if a service routine (ISR) for\r
 737                         an interrupt that has been assigned a priority above\r
 738                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 739                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 740                         from interrupts that have been assigned a priority at or below\r
 741                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 742 \r
 743                         Numerically low interrupt priority numbers represent logically high\r
 744                         interrupt priorities, therefore the priority of the interrupt must\r
 745                         be set to a value equal to or numerically *higher* than\r
 746                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 747 \r
 748                         Interrupts that use the FreeRTOS API must not be left at their\r
 749                         default priority of     zero as that is the highest possible priority,\r
 750                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 751                         and     therefore also guaranteed to be invalid.\r
 752 \r
 753                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 754                         interrupt entry is as fast and simple as possible.\r
 755 \r
 756                         The following links provide detailed information:\r
 757                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 758                         http://www.freertos.org/FAQHelp.html */\r
 759                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 760                 }\r
 761 \r
 762                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 763                 that define each interrupt's priority to be split between bits that\r
 764                 define the interrupt's pre-emption priority bits and bits that define\r
 765                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 766                 to be pre-emption priority bits.  The following assertion will fail if\r
 767                 this is not the case (if some bits represent a sub-priority).\r
 768 \r
 769                 If the application only uses CMSIS libraries for interrupt\r
 770                 configuration then the correct setting can be achieved on all Cortex-M\r
 771                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 772                 scheduler.  Note however that some vendor specific peripheral libraries\r
 773                 assume a non-zero priority group setting, in which cases using a value\r
 774                 of zero will result in unpredicable behaviour. */\r
 775                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 776         }\r
 777 \r
 778 #endif /* configASSERT_DEFINED */\r
 779 \r
 780 \r