git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/ARM_CM7/r0p1/port.c

   1 /*\r
   2  * FreeRTOS Kernel V10.3.0\r
   3  * Copyright (C) 2020 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software.\r
  14  *\r
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  21  *\r
  22  * http://www.FreeRTOS.org\r
  23  * http://aws.amazon.com/freertos\r
  24  *\r
  25  * 1 tab == 4 spaces!\r
  26  */\r
  27 \r
  28 /*-----------------------------------------------------------\r
  29  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  30  *----------------------------------------------------------*/\r
  31 \r
  32 /* Scheduler includes. */\r
  33 #include "FreeRTOS.h"\r
  34 #include "task.h"\r
  35 \r
  36 #ifndef __VFP_FP__\r
  37         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  38 #endif\r
  39 \r
  40 #ifndef configSYSTICK_CLOCK_HZ\r
  41         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  42         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  43         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  44 #else\r
  45         /* The way the SysTick is clocked is not modified in case it is not the same\r
  46         as the core. */\r
  47         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  48 #endif\r
  49 \r
  50 /* Constants required to manipulate the core.  Registers first... */\r
  51 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
  52 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
  53 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
  54 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
  55 /* ...then bits in the registers. */\r
  56 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
  57 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
  58 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
  59 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
  60 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
  61 \r
  62 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
  63 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
  64 \r
  65 /* Constants required to check the validity of an interrupt priority. */\r
  66 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
  67 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
  68 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
  69 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
  70 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
  71 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
  72 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
  73 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
  74 \r
  75 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
  76 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
  77 \r
  78 /* Constants required to manipulate the VFP. */\r
  79 #define portFPCCR                                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
  80 #define portASPEN_AND_LSPEN_BITS                        ( 0x3UL << 30UL )\r
  81 \r
  82 /* Constants required to set up the initial stack. */\r
  83 #define portINITIAL_XPSR                                        ( 0x01000000 )\r
  84 #define portINITIAL_EXC_RETURN                          ( 0xfffffffd )\r
  85 \r
  86 /* The systick is a 24-bit counter. */\r
  87 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
  88 \r
  89 /* For strict compliance with the Cortex-M spec the task start address should\r
  90 have bit-0 clear, as it is loaded into the PC on exit from an ISR. */\r
  91 #define portSTART_ADDRESS_MASK          ( ( StackType_t ) 0xfffffffeUL )\r
  92 \r
  93 /* A fiddle factor to estimate the number of SysTick counts that would have\r
  94 occurred while the SysTick counter is stopped during tickless idle\r
  95 calculations. */\r
  96 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
  97 \r
  98 /* Let the user override the pre-loading of the initial LR with the address of\r
  99 prvTaskExitError() in case it messes up unwinding of the stack in the\r
 100 debugger. */\r
 101 #ifdef configTASK_RETURN_ADDRESS\r
 102         #define portTASK_RETURN_ADDRESS configTASK_RETURN_ADDRESS\r
 103 #else\r
 104         #define portTASK_RETURN_ADDRESS prvTaskExitError\r
 105 #endif\r
 106 \r
 107 /*\r
 108  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 109  * file is weak to allow application writers to change the timer used to\r
 110  * generate the tick interrupt.\r
 111  */\r
 112 void vPortSetupTimerInterrupt( void );\r
 113 \r
 114 /*\r
 115  * Exception handlers.\r
 116  */\r
 117 void xPortPendSVHandler( void ) __attribute__ (( naked ));\r
 118 void xPortSysTickHandler( void );\r
 119 void vPortSVCHandler( void ) __attribute__ (( naked ));\r
 120 \r
 121 /*\r
 122  * Start first task is a separate function so it can be tested in isolation.\r
 123  */\r
 124 static void prvPortStartFirstTask( void ) __attribute__ (( naked ));\r
 125 \r
 126 /*\r
 127  * Function to enable the VFP.\r
 128  */\r
 129 static void vPortEnableVFP( void ) __attribute__ (( naked ));\r
 130 \r
 131 /*\r
 132  * Used to catch tasks that attempt to return from their implementing function.\r
 133  */\r
 134 static void prvTaskExitError( void );\r
 135 \r
 136 /*-----------------------------------------------------------*/\r
 137 \r
 138 /* Each task maintains its own interrupt status in the critical nesting\r
 139 variable. */\r
 140 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 141 \r
 142 /*\r
 143  * The number of SysTick increments that make up one tick period.\r
 144  */\r
 145 #if( configUSE_TICKLESS_IDLE == 1 )\r
 146         static uint32_t ulTimerCountsForOneTick = 0;\r
 147 #endif /* configUSE_TICKLESS_IDLE */\r
 148 \r
 149 /*\r
 150  * The maximum number of tick periods that can be suppressed is limited by the\r
 151  * 24 bit resolution of the SysTick timer.\r
 152  */\r
 153 #if( configUSE_TICKLESS_IDLE == 1 )\r
 154         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 155 #endif /* configUSE_TICKLESS_IDLE */\r
 156 \r
 157 /*\r
 158  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 159  * power functionality only.\r
 160  */\r
 161 #if( configUSE_TICKLESS_IDLE == 1 )\r
 162         static uint32_t ulStoppedTimerCompensation = 0;\r
 163 #endif /* configUSE_TICKLESS_IDLE */\r
 164 \r
 165 /*\r
 166  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 167  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 168  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 169  */\r
 170 #if( configASSERT_DEFINED == 1 )\r
 171          static uint8_t ucMaxSysCallPriority = 0;\r
 172          static uint32_t ulMaxPRIGROUPValue = 0;\r
 173          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( const volatile uint8_t * const ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 174 #endif /* configASSERT_DEFINED */\r
 175 \r
 176 /*-----------------------------------------------------------*/\r
 177 \r
 178 /*\r
 179  * See header file for description.\r
 180  */\r
 181 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 182 {\r
 183         /* Simulate the stack frame as it would be created by a context switch\r
 184         interrupt. */\r
 185 \r
 186         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 187         of interrupts, and to ensure alignment. */\r
 188         pxTopOfStack--;\r
 189 \r
 190         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 191         pxTopOfStack--;\r
 192         *pxTopOfStack = ( ( StackType_t ) pxCode ) & portSTART_ADDRESS_MASK;    /* PC */\r
 193         pxTopOfStack--;\r
 194         *pxTopOfStack = ( StackType_t ) portTASK_RETURN_ADDRESS;        /* LR */\r
 195 \r
 196         /* Save code space by skipping register initialisation. */\r
 197         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 198         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 199 \r
 200         /* A save method is being used that requires each task to maintain its\r
 201         own exec return value. */\r
 202         pxTopOfStack--;\r
 203         *pxTopOfStack = portINITIAL_EXC_RETURN;\r
 204 \r
 205         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 206 \r
 207         return pxTopOfStack;\r
 208 }\r
 209 /*-----------------------------------------------------------*/\r
 210 \r
 211 static void prvTaskExitError( void )\r
 212 {\r
 213 volatile uint32_t ulDummy = 0;\r
 214 \r
 215         /* A function that implements a task must not exit or attempt to return to\r
 216         its caller as there is nothing to return to.  If a task wants to exit it\r
 217         should instead call vTaskDelete( NULL ).\r
 218 \r
 219         Artificially force an assert() to be triggered if configASSERT() is\r
 220         defined, then stop here so application writers can catch the error. */\r
 221         configASSERT( uxCriticalNesting == ~0UL );\r
 222         portDISABLE_INTERRUPTS();\r
 223         while( ulDummy == 0 )\r
 224         {\r
 225                 /* This file calls prvTaskExitError() after the scheduler has been\r
 226                 started to remove a compiler warning about the function being defined\r
 227                 but never called.  ulDummy is used purely to quieten other warnings\r
 228                 about code appearing after this function is called - making ulDummy\r
 229                 volatile makes the compiler think the function could return and\r
 230                 therefore not output an 'unreachable code' warning for code that appears\r
 231                 after it. */\r
 232         }\r
 233 }\r
 234 /*-----------------------------------------------------------*/\r
 235 \r
 236 void vPortSVCHandler( void )\r
 237 {\r
 238         __asm volatile (\r
 239                                         "       ldr     r3, pxCurrentTCBConst2          \n" /* Restore the context. */\r
 240                                         "       ldr r1, [r3]                                    \n" /* Use pxCurrentTCBConst to get the pxCurrentTCB address. */\r
 241                                         "       ldr r0, [r1]                                    \n" /* The first item in pxCurrentTCB is the task top of stack. */\r
 242                                         "       ldmia r0!, {r4-r11, r14}                \n" /* Pop the registers that are not automatically saved on exception entry and the critical nesting count. */\r
 243                                         "       msr psp, r0                                             \n" /* Restore the task stack pointer. */\r
 244                                         "       isb                                                             \n"\r
 245                                         "       mov r0, #0                                              \n"\r
 246                                         "       msr     basepri, r0                                     \n"\r
 247                                         "       bx r14                                                  \n"\r
 248                                         "                                                                       \n"\r
 249                                         "       .align 4                                                \n"\r
 250                                         "pxCurrentTCBConst2: .word pxCurrentTCB                         \n"\r
 251                                 );\r
 252 }\r
 253 /*-----------------------------------------------------------*/\r
 254 \r
 255 static void prvPortStartFirstTask( void )\r
 256 {\r
 257         /* Start the first task.  This also clears the bit that indicates the FPU is\r
 258         in use in case the FPU was used before the scheduler was started - which\r
 259         would otherwise result in the unnecessary leaving of space in the SVC stack\r
 260         for lazy saving of FPU registers. */\r
 261         __asm volatile(\r
 262                                         " ldr r0, =0xE000ED08   \n" /* Use the NVIC offset register to locate the stack. */\r
 263                                         " ldr r0, [r0]                  \n"\r
 264                                         " ldr r0, [r0]                  \n"\r
 265                                         " msr msp, r0                   \n" /* Set the msp back to the start of the stack. */\r
 266                                         " mov r0, #0                    \n" /* Clear the bit that indicates the FPU is in use, see comment above. */\r
 267                                         " msr control, r0               \n"\r
 268                                         " cpsie i                               \n" /* Globally enable interrupts. */\r
 269                                         " cpsie f                               \n"\r
 270                                         " dsb                                   \n"\r
 271                                         " isb                                   \n"\r
 272                                         " svc 0                                 \n" /* System call to start first task. */\r
 273                                         " nop                                   \n"\r
 274                                 );\r
 275 }\r
 276 /*-----------------------------------------------------------*/\r
 277 \r
 278 /*\r
 279  * See header file for description.\r
 280  */\r
 281 BaseType_t xPortStartScheduler( void )\r
 282 {\r
 283         /* configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.\r
 284         See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html */\r
 285         configASSERT( configMAX_SYSCALL_INTERRUPT_PRIORITY );\r
 286 \r
 287         #if( configASSERT_DEFINED == 1 )\r
 288         {\r
 289                 volatile uint32_t ulOriginalPriority;\r
 290                 volatile uint8_t * const pucFirstUserPriorityRegister = ( volatile uint8_t * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 291                 volatile uint8_t ucMaxPriorityValue;\r
 292 \r
 293                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 294                 functions can be called.  ISR safe functions are those that end in\r
 295                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 296                 ensure interrupt entry is as fast and simple as possible.\r
 297 \r
 298                 Save the interrupt priority value that is about to be clobbered. */\r
 299                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 300 \r
 301                 /* Determine the number of priority bits available.  First write to all\r
 302                 possible bits. */\r
 303                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 304 \r
 305                 /* Read the value back to see how many bits stuck. */\r
 306                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 307 \r
 308                 /* Use the same mask on the maximum system call priority. */\r
 309                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 310 \r
 311                 /* Calculate the maximum acceptable priority group value for the number\r
 312                 of bits read back. */\r
 313                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 314                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 315                 {\r
 316                         ulMaxPRIGROUPValue--;\r
 317                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 318                 }\r
 319 \r
 320                 #ifdef __NVIC_PRIO_BITS\r
 321                 {\r
 322                         /* Check the CMSIS configuration that defines the number of\r
 323                         priority bits matches the number of priority bits actually queried\r
 324                         from the hardware. */\r
 325                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == __NVIC_PRIO_BITS );\r
 326                 }\r
 327                 #endif\r
 328 \r
 329                 #ifdef configPRIO_BITS\r
 330                 {\r
 331                         /* Check the FreeRTOS configuration that defines the number of\r
 332                         priority bits matches the number of priority bits actually queried\r
 333                         from the hardware. */\r
 334                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == configPRIO_BITS );\r
 335                 }\r
 336                 #endif\r
 337 \r
 338                 /* Shift the priority group value back to its position within the AIRCR\r
 339                 register. */\r
 340                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 341                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 342 \r
 343                 /* Restore the clobbered interrupt priority register to its original\r
 344                 value. */\r
 345                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 346         }\r
 347         #endif /* conifgASSERT_DEFINED */\r
 348 \r
 349         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 350         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 351         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 352 \r
 353         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 354         here already. */\r
 355         vPortSetupTimerInterrupt();\r
 356 \r
 357         /* Initialise the critical nesting count ready for the first task. */\r
 358         uxCriticalNesting = 0;\r
 359 \r
 360         /* Ensure the VFP is enabled - it should be anyway. */\r
 361         vPortEnableVFP();\r
 362 \r
 363         /* Lazy save always. */\r
 364         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 365 \r
 366         /* Start the first task. */\r
 367         prvPortStartFirstTask();\r
 368 \r
 369         /* Should never get here as the tasks will now be executing!  Call the task\r
 370         exit error function to prevent compiler warnings about a static function\r
 371         not being called in the case that the application writer overrides this\r
 372         functionality by defining configTASK_RETURN_ADDRESS.  Call\r
 373         vTaskSwitchContext() so link time optimisation does not remove the\r
 374         symbol. */\r
 375         vTaskSwitchContext();\r
 376         prvTaskExitError();\r
 377 \r
 378         /* Should not get here! */\r
 379         return 0;\r
 380 }\r
 381 /*-----------------------------------------------------------*/\r
 382 \r
 383 void vPortEndScheduler( void )\r
 384 {\r
 385         /* Not implemented in ports where there is nothing to return to.\r
 386         Artificially force an assert. */\r
 387         configASSERT( uxCriticalNesting == 1000UL );\r
 388 }\r
 389 /*-----------------------------------------------------------*/\r
 390 \r
 391 void vPortEnterCritical( void )\r
 392 {\r
 393         portDISABLE_INTERRUPTS();\r
 394         uxCriticalNesting++;\r
 395 \r
 396         /* This is not the interrupt safe version of the enter critical function so\r
 397         assert() if it is being called from an interrupt context.  Only API\r
 398         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 399         the critical nesting count is 1 to protect against recursive calls if the\r
 400         assert function also uses a critical section. */\r
 401         if( uxCriticalNesting == 1 )\r
 402         {\r
 403                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 404         }\r
 405 }\r
 406 /*-----------------------------------------------------------*/\r
 407 \r
 408 void vPortExitCritical( void )\r
 409 {\r
 410         configASSERT( uxCriticalNesting );\r
 411         uxCriticalNesting--;\r
 412         if( uxCriticalNesting == 0 )\r
 413         {\r
 414                 portENABLE_INTERRUPTS();\r
 415         }\r
 416 }\r
 417 /*-----------------------------------------------------------*/\r
 418 \r
 419 void xPortPendSVHandler( void )\r
 420 {\r
 421         /* This is a naked function. */\r
 422 \r
 423         __asm volatile\r
 424         (\r
 425         "       mrs r0, psp                                                     \n"\r
 426         "       isb                                                                     \n"\r
 427         "                                                                               \n"\r
 428         "       ldr     r3, pxCurrentTCBConst                   \n" /* Get the location of the current TCB. */\r
 429         "       ldr     r2, [r3]                                                \n"\r
 430         "                                                                               \n"\r
 431         "       tst r14, #0x10                                          \n" /* Is the task using the FPU context?  If so, push high vfp registers. */\r
 432         "       it eq                                                           \n"\r
 433         "       vstmdbeq r0!, {s16-s31}                         \n"\r
 434         "                                                                               \n"\r
 435         "       stmdb r0!, {r4-r11, r14}                        \n" /* Save the core registers. */\r
 436         "       str r0, [r2]                                            \n" /* Save the new top of stack into the first member of the TCB. */\r
 437         "                                                                               \n"\r
 438         "       stmdb sp!, {r0, r3}                                     \n"\r
 439         "       mov r0, %0                                                      \n"\r
 440         "       cpsid i                                                         \n" /* Errata workaround. */\r
 441         "       msr basepri, r0                                         \n"\r
 442         "       dsb                                                                     \n"\r
 443         "       isb                                                                     \n"\r
 444         "       cpsie i                                                         \n" /* Errata workaround. */\r
 445         "       bl vTaskSwitchContext                           \n"\r
 446         "       mov r0, #0                                                      \n"\r
 447         "       msr basepri, r0                                         \n"\r
 448         "       ldmia sp!, {r0, r3}                                     \n"\r
 449         "                                                                               \n"\r
 450         "       ldr r1, [r3]                                            \n" /* The first item in pxCurrentTCB is the task top of stack. */\r
 451         "       ldr r0, [r1]                                            \n"\r
 452         "                                                                               \n"\r
 453         "       ldmia r0!, {r4-r11, r14}                        \n" /* Pop the core registers. */\r
 454         "                                                                               \n"\r
 455         "       tst r14, #0x10                                          \n" /* Is the task using the FPU context?  If so, pop the high vfp registers too. */\r
 456         "       it eq                                                           \n"\r
 457         "       vldmiaeq r0!, {s16-s31}                         \n"\r
 458         "                                                                               \n"\r
 459         "       msr psp, r0                                                     \n"\r
 460         "       isb                                                                     \n"\r
 461         "                                                                               \n"\r
 462         #ifdef WORKAROUND_PMU_CM001 /* XMC4000 specific errata workaround. */\r
 463                 #if WORKAROUND_PMU_CM001 == 1\r
 464         "                       push { r14 }                            \n"\r
 465         "                       pop { pc }                                      \n"\r
 466                 #endif\r
 467         #endif\r
 468         "                                                                               \n"\r
 469         "       bx r14                                                          \n"\r
 470         "                                                                               \n"\r
 471         "       .align 4                                                        \n"\r
 472         "pxCurrentTCBConst: .word pxCurrentTCB  \n"\r
 473         ::"i"(configMAX_SYSCALL_INTERRUPT_PRIORITY)\r
 474         );\r
 475 }\r
 476 /*-----------------------------------------------------------*/\r
 477 \r
 478 void xPortSysTickHandler( void )\r
 479 {\r
 480         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 481         executes all interrupts must be unmasked.  There is therefore no need to\r
 482         save and then restore the interrupt mask value as its value is already\r
 483         known. */\r
 484         portDISABLE_INTERRUPTS();\r
 485         {\r
 486                 /* Increment the RTOS tick. */\r
 487                 if( xTaskIncrementTick() != pdFALSE )\r
 488                 {\r
 489                         /* A context switch is required.  Context switching is performed in\r
 490                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 491                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 492                 }\r
 493         }\r
 494         portENABLE_INTERRUPTS();\r
 495 }\r
 496 /*-----------------------------------------------------------*/\r
 497 \r
 498 #if( configUSE_TICKLESS_IDLE == 1 )\r
 499 \r
 500         __attribute__((weak)) void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 501         {\r
 502         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements;\r
 503         TickType_t xModifiableIdleTime;\r
 504 \r
 505                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 506                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 507                 {\r
 508                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 509                 }\r
 510 \r
 511                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 512                 is accounted for as best it can be, but using the tickless mode will\r
 513                 inevitably result in some tiny drift of the time maintained by the\r
 514                 kernel with respect to calendar time. */\r
 515                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 516 \r
 517                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 518                 tick periods.  -1 is used because this code will execute part way\r
 519                 through one of the tick periods. */\r
 520                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 521                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 522                 {\r
 523                         ulReloadValue -= ulStoppedTimerCompensation;\r
 524                 }\r
 525 \r
 526                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 527                 method as that will mask interrupts that should exit sleep mode. */\r
 528                 __asm volatile( "cpsid i" ::: "memory" );\r
 529                 __asm volatile( "dsb" );\r
 530                 __asm volatile( "isb" );\r
 531 \r
 532                 /* If a context switch is pending or a task is waiting for the scheduler\r
 533                 to be unsuspended then abandon the low power entry. */\r
 534                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 535                 {\r
 536                         /* Restart from whatever is left in the count register to complete\r
 537                         this tick period. */\r
 538                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 539 \r
 540                         /* Restart SysTick. */\r
 541                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 542 \r
 543                         /* Reset the reload register to the value required for normal tick\r
 544                         periods. */\r
 545                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 546 \r
 547                         /* Re-enable interrupts - see comments above the cpsid instruction()\r
 548                         above. */\r
 549                         __asm volatile( "cpsie i" ::: "memory" );\r
 550                 }\r
 551                 else\r
 552                 {\r
 553                         /* Set the new reload value. */\r
 554                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 555 \r
 556                         /* Clear the SysTick count flag and set the count value back to\r
 557                         zero. */\r
 558                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 559 \r
 560                         /* Restart SysTick. */\r
 561                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 562 \r
 563                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 564                         set its parameter to 0 to indicate that its implementation contains\r
 565                         its own wait for interrupt or wait for event instruction, and so wfi\r
 566                         should not be executed again.  However, the original expected idle\r
 567                         time variable must remain unmodified, so a copy is taken. */\r
 568                         xModifiableIdleTime = xExpectedIdleTime;\r
 569                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 570                         if( xModifiableIdleTime > 0 )\r
 571                         {\r
 572                                 __asm volatile( "dsb" ::: "memory" );\r
 573                                 __asm volatile( "wfi" );\r
 574                                 __asm volatile( "isb" );\r
 575                         }\r
 576                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 577 \r
 578                         /* Re-enable interrupts to allow the interrupt that brought the MCU\r
 579                         out of sleep mode to execute immediately.  see comments above\r
 580                         __disable_interrupt() call above. */\r
 581                         __asm volatile( "cpsie i" ::: "memory" );\r
 582                         __asm volatile( "dsb" );\r
 583                         __asm volatile( "isb" );\r
 584 \r
 585                         /* Disable interrupts again because the clock is about to be stopped\r
 586                         and interrupts that execute while the clock is stopped will increase\r
 587                         any slippage between the time maintained by the RTOS and calendar\r
 588                         time. */\r
 589                         __asm volatile( "cpsid i" ::: "memory" );\r
 590                         __asm volatile( "dsb" );\r
 591                         __asm volatile( "isb" );\r
 592 \r
 593                         /* Disable the SysTick clock without reading the\r
 594                         portNVIC_SYSTICK_CTRL_REG register to ensure the\r
 595                         portNVIC_SYSTICK_COUNT_FLAG_BIT is not cleared if it is set.  Again,\r
 596                         the time the SysTick is stopped for is accounted for as best it can\r
 597                         be, but using the tickless mode will inevitably result in some tiny\r
 598                         drift of the time maintained by the kernel with respect to calendar\r
 599                         time*/\r
 600                         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT );\r
 601 \r
 602                         /* Determine if the SysTick clock has already counted to zero and\r
 603                         been set back to the current reload value (the reload back being\r
 604                         correct for the entire expected idle time) or if the SysTick is yet\r
 605                         to count to zero (in which case an interrupt other than the SysTick\r
 606                         must have brought the system out of sleep mode). */\r
 607                         if( ( portNVIC_SYSTICK_CTRL_REG & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 608                         {\r
 609                                 uint32_t ulCalculatedLoadValue;\r
 610 \r
 611                                 /* The tick interrupt is already pending, and the SysTick count\r
 612                                 reloaded with ulReloadValue.  Reset the\r
 613                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 614                                 period. */\r
 615                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 616 \r
 617                                 /* Don't allow a tiny value, or values that have somehow\r
 618                                 underflowed because the post sleep hook did something\r
 619                                 that took too long. */\r
 620                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 621                                 {\r
 622                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 623                                 }\r
 624 \r
 625                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 626 \r
 627                                 /* As the pending tick will be processed as soon as this\r
 628                                 function exits, the tick value maintained by the tick is stepped\r
 629                                 forward by one less than the time spent waiting. */\r
 630                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 631                         }\r
 632                         else\r
 633                         {\r
 634                                 /* Something other than the tick interrupt ended the sleep.\r
 635                                 Work out how long the sleep lasted rounded to complete tick\r
 636                                 periods (not the ulReload value which accounted for part\r
 637                                 ticks). */\r
 638                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 639 \r
 640                                 /* How many complete tick periods passed while the processor\r
 641                                 was waiting? */\r
 642                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 643 \r
 644                                 /* The reload value is set to whatever fraction of a single tick\r
 645                                 period remains. */\r
 646                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 647                         }\r
 648 \r
 649                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 650                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 651                         value. */\r
 652                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 653                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 654                         vTaskStepTick( ulCompleteTickPeriods );\r
 655                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 656 \r
 657                         /* Exit with interrupts enabled. */\r
 658                         __asm volatile( "cpsie i" ::: "memory" );\r
 659                 }\r
 660         }\r
 661 \r
 662 #endif /* #if configUSE_TICKLESS_IDLE */\r
 663 /*-----------------------------------------------------------*/\r
 664 \r
 665 /*\r
 666  * Setup the systick timer to generate the tick interrupts at the required\r
 667  * frequency.\r
 668  */\r
 669 __attribute__(( weak )) void vPortSetupTimerInterrupt( void )\r
 670 {\r
 671         /* Calculate the constants required to configure the tick interrupt. */\r
 672         #if( configUSE_TICKLESS_IDLE == 1 )\r
 673         {\r
 674                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 675                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 676                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 677         }\r
 678         #endif /* configUSE_TICKLESS_IDLE */\r
 679 \r
 680         /* Stop and clear the SysTick. */\r
 681         portNVIC_SYSTICK_CTRL_REG = 0UL;\r
 682         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 683 \r
 684         /* Configure SysTick to interrupt at the requested rate. */\r
 685         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 686         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 687 }\r
 688 /*-----------------------------------------------------------*/\r
 689 \r
 690 /* This is a naked function. */\r
 691 static void vPortEnableVFP( void )\r
 692 {\r
 693         __asm volatile\r
 694         (\r
 695                 "       ldr.w r0, =0xE000ED88           \n" /* The FPU enable bits are in the CPACR. */\r
 696                 "       ldr r1, [r0]                            \n"\r
 697                 "                                                               \n"\r
 698                 "       orr r1, r1, #( 0xf << 20 )      \n" /* Enable CP10 and CP11 coprocessors, then save back. */\r
 699                 "       str r1, [r0]                            \n"\r
 700                 "       bx r14                                          "\r
 701         );\r
 702 }\r
 703 /*-----------------------------------------------------------*/\r
 704 \r
 705 #if( configASSERT_DEFINED == 1 )\r
 706 \r
 707         void vPortValidateInterruptPriority( void )\r
 708         {\r
 709         uint32_t ulCurrentInterrupt;\r
 710         uint8_t ucCurrentPriority;\r
 711 \r
 712                 /* Obtain the number of the currently executing interrupt. */\r
 713                 __asm volatile( "mrs %0, ipsr" : "=r"( ulCurrentInterrupt ) :: "memory" );\r
 714 \r
 715                 /* Is the interrupt number a user defined interrupt? */\r
 716                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 717                 {\r
 718                         /* Look up the interrupt's priority. */\r
 719                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 720 \r
 721                         /* The following assertion will fail if a service routine (ISR) for\r
 722                         an interrupt that has been assigned a priority above\r
 723                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 724                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 725                         from interrupts that have been assigned a priority at or below\r
 726                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 727 \r
 728                         Numerically low interrupt priority numbers represent logically high\r
 729                         interrupt priorities, therefore the priority of the interrupt must\r
 730                         be set to a value equal to or numerically *higher* than\r
 731                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 732 \r
 733                         Interrupts that use the FreeRTOS API must not be left at their\r
 734                         default priority of     zero as that is the highest possible priority,\r
 735                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 736                         and     therefore also guaranteed to be invalid.\r
 737 \r
 738                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 739                         interrupt entry is as fast and simple as possible.\r
 740 \r
 741                         The following links provide detailed information:\r
 742                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 743                         http://www.freertos.org/FAQHelp.html */\r
 744                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 745                 }\r
 746 \r
 747                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 748                 that define each interrupt's priority to be split between bits that\r
 749                 define the interrupt's pre-emption priority bits and bits that define\r
 750                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 751                 to be pre-emption priority bits.  The following assertion will fail if\r
 752                 this is not the case (if some bits represent a sub-priority).\r
 753 \r
 754                 If the application only uses CMSIS libraries for interrupt\r
 755                 configuration then the correct setting can be achieved on all Cortex-M\r
 756                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 757                 scheduler.  Note however that some vendor specific peripheral libraries\r
 758                 assume a non-zero priority group setting, in which cases using a value\r
 759                 of zero will result in unpredictable behaviour. */\r
 760                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 761         }\r
 762 \r
 763 #endif /* configASSERT_DEFINED */\r
 764 \r
 765 \r