git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/MicroBlaze/portasm.s

   1 /*\r
   2     FreeRTOS V8.1.2 - Copyright (C) 2014 Real Time Engineers Ltd. \r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS provides completely free yet professionally developed,    *\r
  10      *    robust, strictly quality controlled, supported, and cross          *\r
  11      *    platform software that has become a de facto standard.             *\r
  12      *                                                                       *\r
  13      *    Help yourself get started quickly and support the FreeRTOS         *\r
  14      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  15      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  16      *                                                                       *\r
  17      *    Thank you!                                                         *\r
  18      *                                                                       *\r
  19     ***************************************************************************\r
  20 \r
  21     This file is part of the FreeRTOS distribution.\r
  22 \r
  23     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  24     the terms of the GNU General Public License (version 2) as published by the\r
  25     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  26 \r
  27     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  28     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  29     >>!   obliged to provide the source code for proprietary components     !<<\r
  30     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  31 \r
  32     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  33     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  34     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  35     link: http://www.freertos.org/a00114.html\r
  36 \r
  37     1 tab == 4 spaces!\r
  38 \r
  39     ***************************************************************************\r
  40      *                                                                       *\r
  41      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  42      *    not run, what could be wrong?"                                     *\r
  43      *                                                                       *\r
  44      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  49     license and Real Time Engineers Ltd. contact details.\r
  50 \r
  51     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  52     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  53     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  54 \r
  55     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  56     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  57     licenses offer ticketed support, indemnification and middleware.\r
  58 \r
  59     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  60     engineered and independently SIL3 certified version for use in safety and\r
  61     mission critical applications that require provable dependability.\r
  62 \r
  63     1 tab == 4 spaces!\r
  64 */\r
  65         .extern pxCurrentTCB\r
  66         .extern vTaskISRHandler\r
  67         .extern vTaskSwitchContext\r
  68         .extern uxCriticalNesting\r
  69         .extern pulISRStack\r
  70 \r
  71         .global __FreeRTOS_interrupt_handler\r
  72         .global VPortYieldASM\r
  73         .global vStartFirstTask\r
  74 \r
  75 \r
  76 .macro portSAVE_CONTEXT\r
  77         /* Make room for the context on the stack. */\r
  78         addik r1, r1, -132\r
  79         /* Save r31 so it can then be used. */\r
  80         swi r31, r1, 4\r
  81         /* Copy the msr into r31 - this is stacked later. */\r
  82         mfs r31, rmsr\r
  83         /* Stack general registers. */\r
  84         swi r30, r1, 12\r
  85         swi r29, r1, 16\r
  86         swi r28, r1, 20\r
  87         swi r27, r1, 24\r
  88         swi r26, r1, 28\r
  89         swi r25, r1, 32\r
  90         swi r24, r1, 36\r
  91         swi r23, r1, 40\r
  92         swi r22, r1, 44\r
  93         swi r21, r1, 48\r
  94         swi r20, r1, 52\r
  95         swi r19, r1, 56\r
  96         swi r18, r1, 60\r
  97         swi r17, r1, 64\r
  98         swi r16, r1, 68\r
  99         swi r15, r1, 72\r
 100         swi r13, r1, 80\r
 101         swi r12, r1, 84\r
 102         swi r11, r1, 88\r
 103         swi r10, r1, 92\r
 104         swi r9, r1, 96\r
 105         swi r8, r1, 100\r
 106         swi r7, r1, 104\r
 107         swi r6, r1, 108\r
 108         swi r5, r1, 112\r
 109         swi r4, r1, 116\r
 110         swi r3, r1, 120\r
 111         swi r2, r1, 124\r
 112         /* Stack the critical section nesting value. */\r
 113         lwi r3, r0, uxCriticalNesting\r
 114         swi r3, r1, 128\r
 115         /* Save the top of stack value to the TCB. */\r
 116         lwi r3, r0, pxCurrentTCB\r
 117         sw      r1, r0, r3\r
 118         \r
 119         .endm\r
 120 \r
 121 .macro portRESTORE_CONTEXT\r
 122         /* Load the top of stack value from the TCB. */\r
 123         lwi r3, r0, pxCurrentTCB\r
 124         lw      r1, r0, r3      \r
 125         /* Restore the general registers. */\r
 126         lwi r31, r1, 4          \r
 127         lwi r30, r1, 12         \r
 128         lwi r29, r1, 16 \r
 129         lwi r28, r1, 20 \r
 130         lwi r27, r1, 24 \r
 131         lwi r26, r1, 28 \r
 132         lwi r25, r1, 32 \r
 133         lwi r24, r1, 36 \r
 134         lwi r23, r1, 40 \r
 135         lwi r22, r1, 44 \r
 136         lwi r21, r1, 48 \r
 137         lwi r20, r1, 52 \r
 138         lwi r19, r1, 56 \r
 139         lwi r18, r1, 60 \r
 140         lwi r17, r1, 64 \r
 141         lwi r16, r1, 68 \r
 142         lwi r15, r1, 72 \r
 143         lwi r14, r1, 76 \r
 144         lwi r13, r1, 80 \r
 145         lwi r12, r1, 84 \r
 146         lwi r11, r1, 88 \r
 147         lwi r10, r1, 92 \r
 148         lwi r9, r1, 96  \r
 149         lwi r8, r1, 100 \r
 150         lwi r7, r1, 104\r
 151         lwi r6, r1, 108\r
 152         lwi r5, r1, 112\r
 153         lwi r4, r1, 116\r
 154         lwi r2, r1, 124\r
 155 \r
 156         /* Load the critical nesting value. */\r
 157         lwi r3, r1, 128\r
 158         swi r3, r0, uxCriticalNesting\r
 159 \r
 160         /* Obtain the MSR value from the stack. */\r
 161         lwi r3, r1, 8\r
 162 \r
 163         /* Are interrupts enabled in the MSR?  If so return using an return from \r
 164         interrupt instruction to ensure interrupts are enabled only once the task\r
 165         is running again. */\r
 166         andi r3, r3, 2\r
 167         beqid r3, 36\r
 168         or r0, r0, r0\r
 169 \r
 170         /* Reload the rmsr from the stack, clear the enable interrupt bit in the\r
 171         value before saving back to rmsr register, then return enabling interrupts\r
 172         as we return. */\r
 173         lwi r3, r1, 8\r
 174         andi r3, r3, ~2\r
 175         mts rmsr, r3\r
 176         lwi r3, r1, 120\r
 177         addik r1, r1, 132\r
 178         rtid r14, 0\r
 179         or r0, r0, r0\r
 180 \r
 181         /* Reload the rmsr from the stack, place it in the rmsr register, and\r
 182         return without enabling interrupts. */\r
 183         lwi r3, r1, 8\r
 184         mts rmsr, r3\r
 185         lwi r3, r1, 120\r
 186         addik r1, r1, 132\r
 187         rtsd r14, 0\r
 188         or r0, r0, r0\r
 189 \r
 190         .endm\r
 191 \r
 192         .text\r
 193         .align  2\r
 194 \r
 195 \r
 196 __FreeRTOS_interrupt_handler:\r
 197         portSAVE_CONTEXT\r
 198         /* Entered via an interrupt so interrupts must be enabled in msr. */\r
 199         ori r31, r31, 2\r
 200         /* Stack msr. */\r
 201         swi r31, r1, 8\r
 202         /* Stack the return address.  As we entered via an interrupt we do\r
 203         not need to modify the return address prior to stacking. */\r
 204         swi r14, r1, 76\r
 205         /* Now switch to use the ISR stack. */\r
 206         lwi r3, r0, pulISRStack\r
 207         add r1, r3, r0\r
 208         bralid r15, vTaskISRHandler\r
 209         or r0, r0, r0\r
 210         portRESTORE_CONTEXT\r
 211 \r
 212 \r
 213 VPortYieldASM:\r
 214         portSAVE_CONTEXT\r
 215         /* Stack msr. */\r
 216         swi r31, r1, 8\r
 217         /* Modify the return address so we return to the instruction after the\r
 218         exception. */\r
 219         addi r14, r14, 8\r
 220         swi r14, r1, 76\r
 221         /* Now switch to use the ISR stack. */\r
 222         lwi r3, r0, pulISRStack\r
 223         add r1, r3, r0\r
 224         bralid r15, vTaskSwitchContext\r
 225         or r0, r0, r0\r
 226         portRESTORE_CONTEXT\r
 227 \r
 228 vStartFirstTask:\r
 229         portRESTORE_CONTEXT\r
 230         \r
 231         \r
 232 \r
 233 \r
 234 \r
 235 \r