git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/MicroBlaze/portasm.s

   1 /*\r
   2     FreeRTOS V7.5.2 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   5 \r
   6     ***************************************************************************\r
   7      *                                                                       *\r
   8      *    FreeRTOS provides completely free yet professionally developed,    *\r
   9      *    robust, strictly quality controlled, supported, and cross          *\r
  10      *    platform software that has become a de facto standard.             *\r
  11      *                                                                       *\r
  12      *    Help yourself get started quickly and support the FreeRTOS         *\r
  13      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  14      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  15      *                                                                       *\r
  16      *    Thank you!                                                         *\r
  17      *                                                                       *\r
  18     ***************************************************************************\r
  19 \r
  20     This file is part of the FreeRTOS distribution.\r
  21 \r
  22     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  23     the terms of the GNU General Public License (version 2) as published by the\r
  24     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  25 \r
  26     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
  27     >>! a combined work that includes FreeRTOS without being obliged to provide\r
  28     >>! the source code for proprietary components outside of the FreeRTOS\r
  29     >>! kernel.\r
  30 \r
  31     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  32     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  33     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  34     link: http://www.freertos.org/a00114.html\r
  35 \r
  36     1 tab == 4 spaces!\r
  37 \r
  38     ***************************************************************************\r
  39      *                                                                       *\r
  40      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  41      *    not run, what could be wrong?"                                     *\r
  42      *                                                                       *\r
  43      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  44      *                                                                       *\r
  45     ***************************************************************************\r
  46 \r
  47     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  48     license and Real Time Engineers Ltd. contact details.\r
  49 \r
  50     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  51     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  52     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  53 \r
  54     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  55     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  56     licenses offer ticketed support, indemnification and middleware.\r
  57 \r
  58     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  59     engineered and independently SIL3 certified version for use in safety and\r
  60     mission critical applications that require provable dependability.\r
  61 \r
  62     1 tab == 4 spaces!\r
  63 */\r
  64         .extern pxCurrentTCB\r
  65         .extern vTaskISRHandler\r
  66         .extern vTaskSwitchContext\r
  67         .extern uxCriticalNesting\r
  68         .extern pulISRStack\r
  69 \r
  70         .global __FreeRTOS_interrupt_handler\r
  71         .global VPortYieldASM\r
  72         .global vStartFirstTask\r
  73 \r
  74 \r
  75 .macro portSAVE_CONTEXT\r
  76         /* Make room for the context on the stack. */\r
  77         addik r1, r1, -132\r
  78         /* Save r31 so it can then be used. */\r
  79         swi r31, r1, 4\r
  80         /* Copy the msr into r31 - this is stacked later. */\r
  81         mfs r31, rmsr\r
  82         /* Stack general registers. */\r
  83         swi r30, r1, 12\r
  84         swi r29, r1, 16\r
  85         swi r28, r1, 20\r
  86         swi r27, r1, 24\r
  87         swi r26, r1, 28\r
  88         swi r25, r1, 32\r
  89         swi r24, r1, 36\r
  90         swi r23, r1, 40\r
  91         swi r22, r1, 44\r
  92         swi r21, r1, 48\r
  93         swi r20, r1, 52\r
  94         swi r19, r1, 56\r
  95         swi r18, r1, 60\r
  96         swi r17, r1, 64\r
  97         swi r16, r1, 68\r
  98         swi r15, r1, 72\r
  99         swi r13, r1, 80\r
 100         swi r12, r1, 84\r
 101         swi r11, r1, 88\r
 102         swi r10, r1, 92\r
 103         swi r9, r1, 96\r
 104         swi r8, r1, 100\r
 105         swi r7, r1, 104\r
 106         swi r6, r1, 108\r
 107         swi r5, r1, 112\r
 108         swi r4, r1, 116\r
 109         swi r3, r1, 120\r
 110         swi r2, r1, 124\r
 111         /* Stack the critical section nesting value. */\r
 112         lwi r3, r0, uxCriticalNesting\r
 113         swi r3, r1, 128\r
 114         /* Save the top of stack value to the TCB. */\r
 115         lwi r3, r0, pxCurrentTCB\r
 116         sw      r1, r0, r3\r
 117         \r
 118         .endm\r
 119 \r
 120 .macro portRESTORE_CONTEXT\r
 121         /* Load the top of stack value from the TCB. */\r
 122         lwi r3, r0, pxCurrentTCB\r
 123         lw      r1, r0, r3      \r
 124         /* Restore the general registers. */\r
 125         lwi r31, r1, 4          \r
 126         lwi r30, r1, 12         \r
 127         lwi r29, r1, 16 \r
 128         lwi r28, r1, 20 \r
 129         lwi r27, r1, 24 \r
 130         lwi r26, r1, 28 \r
 131         lwi r25, r1, 32 \r
 132         lwi r24, r1, 36 \r
 133         lwi r23, r1, 40 \r
 134         lwi r22, r1, 44 \r
 135         lwi r21, r1, 48 \r
 136         lwi r20, r1, 52 \r
 137         lwi r19, r1, 56 \r
 138         lwi r18, r1, 60 \r
 139         lwi r17, r1, 64 \r
 140         lwi r16, r1, 68 \r
 141         lwi r15, r1, 72 \r
 142         lwi r14, r1, 76 \r
 143         lwi r13, r1, 80 \r
 144         lwi r12, r1, 84 \r
 145         lwi r11, r1, 88 \r
 146         lwi r10, r1, 92 \r
 147         lwi r9, r1, 96  \r
 148         lwi r8, r1, 100 \r
 149         lwi r7, r1, 104\r
 150         lwi r6, r1, 108\r
 151         lwi r5, r1, 112\r
 152         lwi r4, r1, 116\r
 153         lwi r2, r1, 124\r
 154 \r
 155         /* Load the critical nesting value. */\r
 156         lwi r3, r1, 128\r
 157         swi r3, r0, uxCriticalNesting\r
 158 \r
 159         /* Obtain the MSR value from the stack. */\r
 160         lwi r3, r1, 8\r
 161 \r
 162         /* Are interrupts enabled in the MSR?  If so return using an return from \r
 163         interrupt instruction to ensure interrupts are enabled only once the task\r
 164         is running again. */\r
 165         andi r3, r3, 2\r
 166         beqid r3, 36\r
 167         or r0, r0, r0\r
 168 \r
 169         /* Reload the rmsr from the stack, clear the enable interrupt bit in the\r
 170         value before saving back to rmsr register, then return enabling interrupts\r
 171         as we return. */\r
 172         lwi r3, r1, 8\r
 173         andi r3, r3, ~2\r
 174         mts rmsr, r3\r
 175         lwi r3, r1, 120\r
 176         addik r1, r1, 132\r
 177         rtid r14, 0\r
 178         or r0, r0, r0\r
 179 \r
 180         /* Reload the rmsr from the stack, place it in the rmsr register, and\r
 181         return without enabling interrupts. */\r
 182         lwi r3, r1, 8\r
 183         mts rmsr, r3\r
 184         lwi r3, r1, 120\r
 185         addik r1, r1, 132\r
 186         rtsd r14, 0\r
 187         or r0, r0, r0\r
 188 \r
 189         .endm\r
 190 \r
 191         .text\r
 192         .align  2\r
 193 \r
 194 \r
 195 __FreeRTOS_interrupt_handler:\r
 196         portSAVE_CONTEXT\r
 197         /* Entered via an interrupt so interrupts must be enabled in msr. */\r
 198         ori r31, r31, 2\r
 199         /* Stack msr. */\r
 200         swi r31, r1, 8\r
 201         /* Stack the return address.  As we entered via an interrupt we do\r
 202         not need to modify the return address prior to stacking. */\r
 203         swi r14, r1, 76\r
 204         /* Now switch to use the ISR stack. */\r
 205         lwi r3, r0, pulISRStack\r
 206         add r1, r3, r0\r
 207         bralid r15, vTaskISRHandler\r
 208         or r0, r0, r0\r
 209         portRESTORE_CONTEXT\r
 210 \r
 211 \r
 212 VPortYieldASM:\r
 213         portSAVE_CONTEXT\r
 214         /* Stack msr. */\r
 215         swi r31, r1, 8\r
 216         /* Modify the return address so we return to the instruction after the\r
 217         exception. */\r
 218         addi r14, r14, 8\r
 219         swi r14, r1, 76\r
 220         /* Now switch to use the ISR stack. */\r
 221         lwi r3, r0, pulISRStack\r
 222         add r1, r3, r0\r
 223         bralid r15, vTaskSwitchContext\r
 224         or r0, r0, r0\r
 225         portRESTORE_CONTEXT\r
 226 \r
 227 vStartFirstTask:\r
 228         portRESTORE_CONTEXT\r
 229         \r
 230         \r
 231 \r
 232 \r
 233 \r
 234 \r