git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/GCC/TriCore_1782/port.c

   1 /*\r
   2  * FreeRTOS Kernel V10.3.0\r
   3  * Copyright (C) 2020 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software.\r
  14  *\r
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  21  *\r
  22  * http://www.FreeRTOS.org\r
  23  * http://aws.amazon.com/freertos\r
  24  *\r
  25  * 1 tab == 4 spaces!\r
  26  */\r
  27 \r
  28 /* Standard includes. */\r
  29 #include <stdlib.h>\r
  30 #include <string.h>\r
  31 \r
  32 /* TriCore specific includes. */\r
  33 #include <tc1782.h>\r
  34 #include <machine/intrinsics.h>\r
  35 #include <machine/cint.h>\r
  36 #include <machine/wdtcon.h>\r
  37 \r
  38 /* Kernel includes. */\r
  39 #include "FreeRTOS.h"\r
  40 #include "task.h"\r
  41 #include "list.h"\r
  42 \r
  43 #if configCHECK_FOR_STACK_OVERFLOW > 0\r
  44         #error "Stack checking cannot be used with this port, as, unlike most ports, the pxTopOfStack member of the TCB is consumed CSA.  CSA starvation, loosely equivalent to stack overflow, will result in a trap exception."\r
  45         /* The stack pointer is accessible using portCSA_TO_ADDRESS( portCSA_TO_ADDRESS( pxCurrentTCB->pxTopOfStack )[ 0 ] )[ 2 ]; */\r
  46 #endif /* configCHECK_FOR_STACK_OVERFLOW */\r
  47 \r
  48 \r
  49 /*-----------------------------------------------------------*/\r
  50 \r
  51 /* System register Definitions. */\r
  52 #define portSYSTEM_PROGRAM_STATUS_WORD                                  ( 0x000008FFUL ) /* Supervisor Mode, MPU Register Set 0 and Call Depth Counting disabled. */\r
  53 #define portINITIAL_PRIVILEGED_PROGRAM_STATUS_WORD              ( 0x000014FFUL ) /* IO Level 1, MPU Register Set 1 and Call Depth Counting disabled. */\r
  54 #define portINITIAL_UNPRIVILEGED_PROGRAM_STATUS_WORD    ( 0x000010FFUL ) /* IO Level 0, MPU Register Set 1 and Call Depth Counting disabled. */\r
  55 #define portINITIAL_PCXI_UPPER_CONTEXT_WORD                             ( 0x00C00000UL ) /* The lower 20 bits identify the CSA address. */\r
  56 #define portINITIAL_SYSCON                                                              ( 0x00000000UL ) /* MPU Disable. */\r
  57 \r
  58 /* CSA manipulation macros. */\r
  59 #define portCSA_FCX_MASK                                        ( 0x000FFFFFUL )\r
  60 \r
  61 /* OS Interrupt and Trap mechanisms. */\r
  62 #define portRESTORE_PSW_MASK                            ( ~( 0x000000FFUL ) )\r
  63 #define portSYSCALL_TRAP                                        ( 6 )\r
  64 \r
  65 /* Each CSA contains 16 words of data. */\r
  66 #define portNUM_WORDS_IN_CSA                            ( 16 )\r
  67 \r
  68 /* The interrupt enable bit in the PCP_SRC register. */\r
  69 #define portENABLE_CPU_INTERRUPT                        ( 1U << 12U )\r
  70 /*-----------------------------------------------------------*/\r
  71 \r
  72 /*\r
  73  * Perform any hardware configuration necessary to generate the tick interrupt.\r
  74  */\r
  75 static void prvSystemTickHandler( int ) __attribute__((longcall));\r
  76 static void prvSetupTimerInterrupt( void );\r
  77 \r
  78 /*\r
  79  * Trap handler for yields.\r
  80  */\r
  81 static void prvTrapYield( int iTrapIdentification );\r
  82 \r
  83 /*\r
  84  * Priority 1 interrupt handler for yields pended from an interrupt.\r
  85  */\r
  86 static void prvInterruptYield( int iTrapIdentification );\r
  87 \r
  88 /*-----------------------------------------------------------*/\r
  89 \r
  90 /* This reference is required by the save/restore context macros. */\r
  91 extern volatile uint32_t *pxCurrentTCB;\r
  92 \r
  93 /* Precalculate the compare match value at compile time. */\r
  94 static const uint32_t ulCompareMatchValue = ( configPERIPHERAL_CLOCK_HZ / configTICK_RATE_HZ );\r
  95 \r
  96 /*-----------------------------------------------------------*/\r
  97 \r
  98 StackType_t *pxPortInitialiseStack( StackType_t * pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
  99 {\r
 100 uint32_t *pulUpperCSA = NULL;\r
 101 uint32_t *pulLowerCSA = NULL;\r
 102 \r
 103         /* 16 Address Registers (4 Address registers are global), 16 Data\r
 104         Registers, and 3 System Registers.\r
 105 \r
 106         There are 3 registers that track the CSAs.\r
 107                 FCX points to the head of globally free set of CSAs.\r
 108                 PCX for the task needs to point to Lower->Upper->NULL arrangement.\r
 109                 LCX points to the last free CSA so that corrective action can be taken.\r
 110 \r
 111         Need two CSAs to store the context of a task.\r
 112                 The upper context contains D8-D15, A10-A15, PSW and PCXI->NULL.\r
 113                 The lower context contains D0-D7, A2-A7, A11 and PCXI->UpperContext.\r
 114                 The pxCurrentTCB->pxTopOfStack points to the Lower Context RSLCX matching the initial BISR.\r
 115                 The Lower Context points to the Upper Context ready for the return from the interrupt handler.\r
 116 \r
 117          The Real stack pointer for the task is stored in the A10 which is restored\r
 118          with the upper context. */\r
 119 \r
 120         /* Have to disable interrupts here because the CSAs are going to be\r
 121         manipulated. */\r
 122         portENTER_CRITICAL();\r
 123         {\r
 124                 /* DSync to ensure that buffering is not a problem. */\r
 125                 _dsync();\r
 126 \r
 127                 /* Consume two free CSAs. */\r
 128                 pulLowerCSA = portCSA_TO_ADDRESS( __MFCR( $FCX ) );\r
 129                 if( NULL != pulLowerCSA )\r
 130                 {\r
 131                         /* The Lower Links to the Upper. */\r
 132                         pulUpperCSA = portCSA_TO_ADDRESS( pulLowerCSA[ 0 ] );\r
 133                 }\r
 134 \r
 135                 /* Check that we have successfully reserved two CSAs. */\r
 136                 if( ( NULL != pulLowerCSA ) && ( NULL != pulUpperCSA ) )\r
 137                 {\r
 138                         /* Remove the two consumed CSAs from the free CSA list. */\r
 139                         _disable();\r
 140                         _dsync();\r
 141                         _mtcr( $FCX, pulUpperCSA[ 0 ] );\r
 142                         _isync();\r
 143                         _enable();\r
 144                 }\r
 145                 else\r
 146                 {\r
 147                         /* Simply trigger a context list depletion trap. */\r
 148                         _svlcx();\r
 149                 }\r
 150         }\r
 151         portEXIT_CRITICAL();\r
 152 \r
 153         /* Clear the upper CSA. */\r
 154         memset( pulUpperCSA, 0, portNUM_WORDS_IN_CSA * sizeof( uint32_t ) );\r
 155 \r
 156         /* Upper Context. */\r
 157         pulUpperCSA[ 2 ] = ( uint32_t )pxTopOfStack;            /* A10; Stack Return aka Stack Pointer */\r
 158         pulUpperCSA[ 1 ] = portSYSTEM_PROGRAM_STATUS_WORD;              /* PSW  */\r
 159 \r
 160         /* Clear the lower CSA. */\r
 161         memset( pulLowerCSA, 0, portNUM_WORDS_IN_CSA * sizeof( uint32_t ) );\r
 162 \r
 163         /* Lower Context. */\r
 164         pulLowerCSA[ 8 ] = ( uint32_t ) pvParameters;           /* A4;  Address Type Parameter Register */\r
 165         pulLowerCSA[ 1 ] = ( uint32_t ) pxCode;                 /* A11; Return Address aka RA */\r
 166 \r
 167         /* PCXI pointing to the Upper context. */\r
 168         pulLowerCSA[ 0 ] = ( portINITIAL_PCXI_UPPER_CONTEXT_WORD | ( uint32_t ) portADDRESS_TO_CSA( pulUpperCSA ) );\r
 169 \r
 170         /* Save the link to the CSA in the top of stack. */\r
 171         pxTopOfStack = (uint32_t * ) portADDRESS_TO_CSA( pulLowerCSA );\r
 172 \r
 173         /* DSync to ensure that buffering is not a problem. */\r
 174         _dsync();\r
 175 \r
 176         return pxTopOfStack;\r
 177 }\r
 178 /*-----------------------------------------------------------*/\r
 179 \r
 180 int32_t xPortStartScheduler( void )\r
 181 {\r
 182 extern void vTrapInstallHandlers( void );\r
 183 uint32_t ulMFCR = 0UL;\r
 184 uint32_t *pulUpperCSA = NULL;\r
 185 uint32_t *pulLowerCSA = NULL;\r
 186 \r
 187         /* Interrupts at or below configMAX_SYSCALL_INTERRUPT_PRIORITY are disable\r
 188         when this function is called. */\r
 189 \r
 190         /* Set-up the timer interrupt. */\r
 191         prvSetupTimerInterrupt();\r
 192 \r
 193         /* Install the Trap Handlers. */\r
 194         vTrapInstallHandlers();\r
 195 \r
 196         /* Install the Syscall Handler for yield calls. */\r
 197         if( 0 == _install_trap_handler( portSYSCALL_TRAP, prvTrapYield ) )\r
 198         {\r
 199                 /* Failed to install the yield handler, force an assert. */\r
 200                 configASSERT( ( ( volatile void * ) NULL ) );\r
 201         }\r
 202 \r
 203         /* Enable then install the priority 1 interrupt for pending context\r
 204         switches from an ISR.  See mod_SRC in the TriCore manual. */\r
 205         CPU_SRC0.reg =  ( portENABLE_CPU_INTERRUPT ) | ( configKERNEL_YIELD_PRIORITY );\r
 206         if( 0 == _install_int_handler( configKERNEL_YIELD_PRIORITY, prvInterruptYield, 0 ) )\r
 207         {\r
 208                 /* Failed to install the yield handler, force an assert. */\r
 209                 configASSERT( ( ( volatile void * ) NULL ) );\r
 210         }\r
 211 \r
 212         _disable();\r
 213 \r
 214         /* Load the initial SYSCON. */\r
 215         _mtcr( $SYSCON, portINITIAL_SYSCON );\r
 216         _isync();\r
 217 \r
 218         /* ENDINIT has already been applied in the 'cstart.c' code. */\r
 219 \r
 220         /* Clear the PSW.CDC to enable the use of an RFE without it generating an\r
 221         exception because this code is not genuinely in an exception. */\r
 222         ulMFCR = __MFCR( $PSW );\r
 223         ulMFCR &= portRESTORE_PSW_MASK;\r
 224         _dsync();\r
 225         _mtcr( $PSW, ulMFCR );\r
 226         _isync();\r
 227 \r
 228         /* Finally, perform the equivalent of a portRESTORE_CONTEXT() */\r
 229         pulLowerCSA = portCSA_TO_ADDRESS( ( *pxCurrentTCB ) );\r
 230         pulUpperCSA = portCSA_TO_ADDRESS( pulLowerCSA[0] );\r
 231         _dsync();\r
 232         _mtcr( $PCXI, *pxCurrentTCB );\r
 233         _isync();\r
 234         _nop();\r
 235         _rslcx();\r
 236         _nop();\r
 237 \r
 238         /* Return to the first task selected to execute. */\r
 239         __asm volatile( "rfe" );\r
 240 \r
 241         /* Will not get here. */\r
 242         return 0;\r
 243 }\r
 244 /*-----------------------------------------------------------*/\r
 245 \r
 246 static void prvSetupTimerInterrupt( void )\r
 247 {\r
 248         /* Set-up the clock divider. */\r
 249         unlock_wdtcon();\r
 250         {\r
 251                 /* Wait until access to Endint protected register is enabled. */\r
 252                 while( 0 != ( WDT_CON0.reg & 0x1UL ) );\r
 253 \r
 254                 /* RMC == 1 so STM Clock == FPI */\r
 255                 STM_CLC.reg = ( 1UL << 8 );\r
 256         }\r
 257         lock_wdtcon();\r
 258 \r
 259     /* Determine how many bits are used without changing other bits in the CMCON register. */\r
 260         STM_CMCON.reg &= ~( 0x1fUL );\r
 261         STM_CMCON.reg |= ( 0x1fUL - __CLZ( configPERIPHERAL_CLOCK_HZ / configTICK_RATE_HZ ) );\r
 262 \r
 263         /* Take into account the current time so a tick doesn't happen immediately. */\r
 264         STM_CMP0.reg = ulCompareMatchValue + STM_TIM0.reg;\r
 265 \r
 266         if( 0 != _install_int_handler( configKERNEL_INTERRUPT_PRIORITY, prvSystemTickHandler, 0 ) )\r
 267         {\r
 268                 /* Set-up the interrupt. */\r
 269                 STM_SRC0.reg = ( configKERNEL_INTERRUPT_PRIORITY | 0x00005000UL );\r
 270 \r
 271                 /* Enable the Interrupt. */\r
 272                 STM_ISRR.reg &= ~( 0x03UL );\r
 273                 STM_ISRR.reg |= 0x1UL;\r
 274                 STM_ISRR.reg &= ~( 0x07UL );\r
 275                 STM_ICR.reg |= 0x1UL;\r
 276         }\r
 277         else\r
 278         {\r
 279                 /* Failed to install the Tick Interrupt. */\r
 280                 configASSERT( ( ( volatile void * ) NULL ) );\r
 281         }\r
 282 }\r
 283 /*-----------------------------------------------------------*/\r
 284 \r
 285 static void prvSystemTickHandler( int iArg )\r
 286 {\r
 287 uint32_t ulSavedInterruptMask;\r
 288 uint32_t *pxUpperCSA = NULL;\r
 289 uint32_t xUpperCSA = 0UL;\r
 290 extern volatile uint32_t *pxCurrentTCB;\r
 291 int32_t lYieldRequired;\r
 292 \r
 293         /* Just to avoid compiler warnings about unused parameters. */\r
 294         ( void ) iArg;\r
 295 \r
 296         /* Clear the interrupt source. */\r
 297         STM_ISRR.reg = 1UL;\r
 298 \r
 299         /* Reload the Compare Match register for X ticks into the future.\r
 300 \r
 301         If critical section or interrupt nesting budgets are exceeded, then\r
 302         it is possible that the calculated next compare match value is in the\r
 303         past.  If this occurs (unlikely), it is possible that the resulting\r
 304         time slippage will exceed a single tick period.  Any adverse effect of\r
 305         this is time bounded by the fact that only the first n bits of the 56 bit\r
 306         STM timer are being used for a compare match, so another compare match\r
 307         will occur after an overflow in just those n bits (not the entire 56 bits).\r
 308         As an example, if the peripheral clock is 75MHz, and the tick rate is 1KHz,\r
 309         a missed tick could result in the next tick interrupt occurring within a\r
 310         time that is 1.7 times the desired period.  The fact that this is greater\r
 311         than a single tick period is an effect of using a timer that cannot be\r
 312         automatically reset, in hardware, by the occurrence of a tick interrupt.\r
 313         Changing the tick source to a timer that has an automatic reset on compare\r
 314         match (such as a GPTA timer) will reduce the maximum possible additional\r
 315         period to exactly 1 times the desired period. */\r
 316         STM_CMP0.reg += ulCompareMatchValue;\r
 317 \r
 318         /* Kernel API calls require Critical Sections. */\r
 319         ulSavedInterruptMask = portSET_INTERRUPT_MASK_FROM_ISR();\r
 320         {\r
 321                 /* Increment the Tick. */\r
 322                 lYieldRequired = xTaskIncrementTick();\r
 323         }\r
 324         portCLEAR_INTERRUPT_MASK_FROM_ISR( ulSavedInterruptMask );\r
 325 \r
 326         if( lYieldRequired != pdFALSE )\r
 327         {\r
 328                 /* Save the context of a task.\r
 329                 The upper context is automatically saved when entering a trap or interrupt.\r
 330                 Need to save the lower context as well and copy the PCXI CSA ID into\r
 331                 pxCurrentTCB->pxTopOfStack. Only Lower Context CSA IDs may be saved to the\r
 332                 TCB of a task.\r
 333 \r
 334                 Call vTaskSwitchContext to select the next task, note that this changes the\r
 335                 value of pxCurrentTCB so that it needs to be reloaded.\r
 336 \r
 337                 Call vPortSetMPURegisterSetOne to change the MPU mapping for the task\r
 338                 that has just been switched in.\r
 339 \r
 340                 Load the context of the task.\r
 341                 Need to restore the lower context by loading the CSA from\r
 342                 pxCurrentTCB->pxTopOfStack into PCXI (effectively changing the call stack).\r
 343                 In the Interrupt handler post-amble, RSLCX will restore the lower context\r
 344                 of the task. RFE will restore the upper context of the task, jump to the\r
 345                 return address and restore the previous state of interrupts being\r
 346                 enabled/disabled. */\r
 347                 _disable();\r
 348                 _dsync();\r
 349                 xUpperCSA = __MFCR( $PCXI );\r
 350                 pxUpperCSA = portCSA_TO_ADDRESS( xUpperCSA );\r
 351                 *pxCurrentTCB = pxUpperCSA[ 0 ];\r
 352                 vTaskSwitchContext();\r
 353                 pxUpperCSA[ 0 ] = *pxCurrentTCB;\r
 354                 CPU_SRC0.bits.SETR = 0;\r
 355                 _isync();\r
 356         }\r
 357 }\r
 358 /*-----------------------------------------------------------*/\r
 359 \r
 360 /*\r
 361  * When a task is deleted, it is yielded permanently until the IDLE task\r
 362  * has an opportunity to reclaim the memory that that task was using.\r
 363  * Typically, the memory used by a task is the TCB and Stack but in the\r
 364  * TriCore this includes the CSAs that were consumed as part of the Call\r
 365  * Stack. These CSAs can only be returned to the Globally Free Pool when\r
 366  * they are not part of the current Call Stack, hence, delaying the\r
 367  * reclamation until the IDLE task is freeing the task's other resources.\r
 368  * This function uses the head of the linked list of CSAs (from when the\r
 369  * task yielded for the last time) and finds the tail (the very bottom of\r
 370  * the call stack) and inserts this list at the head of the Free list,\r
 371  * attaching the existing Free List to the tail of the reclaimed call stack.\r
 372  *\r
 373  * NOTE: the IDLE task needs processing time to complete this function\r
 374  * and in heavily loaded systems, the Free CSAs may be consumed faster\r
 375  * than they can be freed assuming that tasks are being spawned and\r
 376  * deleted frequently.\r
 377  */\r
 378 void vPortReclaimCSA( uint32_t *pxTCB )\r
 379 {\r
 380 uint32_t pxHeadCSA, pxTailCSA, pxFreeCSA;\r
 381 uint32_t *pulNextCSA;\r
 382 \r
 383         /* A pointer to the first CSA in the list of CSAs consumed by the task is\r
 384         stored in the first element of the tasks TCB structure (where the stack\r
 385         pointer would be on a traditional stack based architecture). */\r
 386         pxHeadCSA = ( *pxTCB ) & portCSA_FCX_MASK;\r
 387 \r
 388         /* Mask off everything in the CSA link field other than the address.  If\r
 389         the     address is NULL, then the CSA is not linking anywhere and there is\r
 390         nothing to do. */\r
 391         pxTailCSA = pxHeadCSA;\r
 392 \r
 393         /* Convert the link value to contain just a raw address and store this\r
 394         in a local variable. */\r
 395         pulNextCSA = portCSA_TO_ADDRESS( pxTailCSA );\r
 396 \r
 397         /* Iterate over the CSAs that were consumed as part of the task.  The\r
 398         first field in the CSA is the pointer to then next CSA.  Mask off\r
 399         everything in the pointer to the next CSA, other than the link address.\r
 400         If this is NULL, then the CSA currently being pointed to is the last in\r
 401         the chain. */\r
 402         while( 0UL != ( pulNextCSA[ 0 ] & portCSA_FCX_MASK ) )\r
 403         {\r
 404                 /* Clear all bits of the pointer to the next in the chain, other\r
 405                 than the address bits themselves. */\r
 406                 pulNextCSA[ 0 ] = pulNextCSA[ 0 ] & portCSA_FCX_MASK;\r
 407 \r
 408                 /* Move the pointer to point to the next CSA in the list. */\r
 409                 pxTailCSA = pulNextCSA[ 0 ];\r
 410 \r
 411                 /* Update the local pointer to the CSA. */\r
 412                 pulNextCSA = portCSA_TO_ADDRESS( pxTailCSA );\r
 413         }\r
 414 \r
 415         _disable();\r
 416         {\r
 417                 /* Look up the current free CSA head. */\r
 418                 _dsync();\r
 419                 pxFreeCSA = __MFCR( $FCX );\r
 420 \r
 421                 /* Join the current Free onto the Tail of what is being reclaimed. */\r
 422                 portCSA_TO_ADDRESS( pxTailCSA )[ 0 ] = pxFreeCSA;\r
 423 \r
 424                 /* Move the head of the reclaimed into the Free. */\r
 425                 _dsync();\r
 426                 _mtcr( $FCX, pxHeadCSA );\r
 427                 _isync();\r
 428         }\r
 429         _enable();\r
 430 }\r
 431 /*-----------------------------------------------------------*/\r
 432 \r
 433 void vPortEndScheduler( void )\r
 434 {\r
 435         /* Nothing to do. Unlikely to want to end. */\r
 436 }\r
 437 /*-----------------------------------------------------------*/\r
 438 \r
 439 static void prvTrapYield( int iTrapIdentification )\r
 440 {\r
 441 uint32_t *pxUpperCSA = NULL;\r
 442 uint32_t xUpperCSA = 0UL;\r
 443 extern volatile uint32_t *pxCurrentTCB;\r
 444 \r
 445         switch( iTrapIdentification )\r
 446         {\r
 447                 case portSYSCALL_TASK_YIELD:\r
 448                         /* Save the context of a task.\r
 449                         The upper context is automatically saved when entering a trap or interrupt.\r
 450                         Need to save the lower context as well and copy the PCXI CSA ID into\r
 451                         pxCurrentTCB->pxTopOfStack. Only Lower Context CSA IDs may be saved to the\r
 452                         TCB of a task.\r
 453 \r
 454                         Call vTaskSwitchContext to select the next task, note that this changes the\r
 455                         value of pxCurrentTCB so that it needs to be reloaded.\r
 456 \r
 457                         Call vPortSetMPURegisterSetOne to change the MPU mapping for the task\r
 458                         that has just been switched in.\r
 459 \r
 460                         Load the context of the task.\r
 461                         Need to restore the lower context by loading the CSA from\r
 462                         pxCurrentTCB->pxTopOfStack into PCXI (effectively changing the call stack).\r
 463                         In the Interrupt handler post-amble, RSLCX will restore the lower context\r
 464                         of the task. RFE will restore the upper context of the task, jump to the\r
 465                         return address and restore the previous state of interrupts being\r
 466                         enabled/disabled. */\r
 467                         _disable();\r
 468                         _dsync();\r
 469                         xUpperCSA = __MFCR( $PCXI );\r
 470                         pxUpperCSA = portCSA_TO_ADDRESS( xUpperCSA );\r
 471                         *pxCurrentTCB = pxUpperCSA[ 0 ];\r
 472                         vTaskSwitchContext();\r
 473                         pxUpperCSA[ 0 ] = *pxCurrentTCB;\r
 474                         CPU_SRC0.bits.SETR = 0;\r
 475                         _isync();\r
 476                         break;\r
 477 \r
 478                 default:\r
 479                         /* Unimplemented trap called. */\r
 480                         configASSERT( ( ( volatile void * ) NULL ) );\r
 481                         break;\r
 482         }\r
 483 }\r
 484 /*-----------------------------------------------------------*/\r
 485 \r
 486 static void prvInterruptYield( int iId )\r
 487 {\r
 488 uint32_t *pxUpperCSA = NULL;\r
 489 uint32_t xUpperCSA = 0UL;\r
 490 extern volatile uint32_t *pxCurrentTCB;\r
 491 \r
 492         /* Just to remove compiler warnings. */\r
 493         ( void ) iId;\r
 494 \r
 495         /* Save the context of a task.\r
 496         The upper context is automatically saved when entering a trap or interrupt.\r
 497         Need to save the lower context as well and copy the PCXI CSA ID into\r
 498         pxCurrentTCB->pxTopOfStack. Only Lower Context CSA IDs may be saved to the\r
 499         TCB of a task.\r
 500 \r
 501         Call vTaskSwitchContext to select the next task, note that this changes the\r
 502         value of pxCurrentTCB so that it needs to be reloaded.\r
 503 \r
 504         Call vPortSetMPURegisterSetOne to change the MPU mapping for the task\r
 505         that has just been switched in.\r
 506 \r
 507         Load the context of the task.\r
 508         Need to restore the lower context by loading the CSA from\r
 509         pxCurrentTCB->pxTopOfStack into PCXI (effectively changing the call stack).\r
 510         In the Interrupt handler post-amble, RSLCX will restore the lower context\r
 511         of the task. RFE will restore the upper context of the task, jump to the\r
 512         return address and restore the previous state of interrupts being\r
 513         enabled/disabled. */\r
 514         _disable();\r
 515         _dsync();\r
 516         xUpperCSA = __MFCR( $PCXI );\r
 517         pxUpperCSA = portCSA_TO_ADDRESS( xUpperCSA );\r
 518         *pxCurrentTCB = pxUpperCSA[ 0 ];\r
 519         vTaskSwitchContext();\r
 520         pxUpperCSA[ 0 ] = *pxCurrentTCB;\r
 521         CPU_SRC0.bits.SETR = 0;\r
 522         _isync();\r
 523 }\r
 524 /*-----------------------------------------------------------*/\r
 525 \r
 526 uint32_t uxPortSetInterruptMaskFromISR( void )\r
 527 {\r
 528 uint32_t uxReturn = 0UL;\r
 529 \r
 530         _disable();\r
 531         uxReturn = __MFCR( $ICR );\r
 532         _mtcr( $ICR, ( ( uxReturn & ~portCCPN_MASK ) | configMAX_SYSCALL_INTERRUPT_PRIORITY ) );\r
 533         _isync();\r
 534         _enable();\r
 535 \r
 536         /* Return just the interrupt mask bits. */\r
 537         return ( uxReturn & portCCPN_MASK );\r
 538 }\r
 539 /*-----------------------------------------------------------*/\r
 540 \r
 541 \r