git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/78K0R/port.c

   1 /*\r
   2     FreeRTOS V7.4.1 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     FEATURES AND PORTS ARE ADDED TO FREERTOS ALL THE TIME.  PLEASE VISIT\r
   5     http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
  10      *    Complete, revised, and edited pdf reference manuals are also       *\r
  11      *    available.                                                         *\r
  12      *                                                                       *\r
  13      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  14      *    ensuring you get running as quickly as possible and with an        *\r
  15      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  16      *    the FreeRTOS project to continue with its mission of providing     *\r
  17      *    professional grade, cross platform, de facto standard solutions    *\r
  18      *    for microcontrollers - completely free of charge!                  *\r
  19      *                                                                       *\r
  20      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  21      *                                                                       *\r
  22      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  23      *                                                                       *\r
  24     ***************************************************************************\r
  25 \r
  26 \r
  27     This file is part of the FreeRTOS distribution.\r
  28 \r
  29     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  30     the terms of the GNU General Public License (version 2) as published by the\r
  31     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  32 \r
  33     >>>>>>NOTE<<<<<< The modification to the GPL is included to allow you to\r
  34     distribute a combined work that includes FreeRTOS without being obliged to\r
  35     provide the source code for proprietary components outside of the FreeRTOS\r
  36     kernel.\r
  37 \r
  38     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  39     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  40     FOR A PARTICULAR PURPOSE.  See the GNU General Public License for more\r
  41     details. You should have received a copy of the GNU General Public License\r
  42     and the FreeRTOS license exception along with FreeRTOS; if not it can be\r
  43     viewed here: http://www.freertos.org/a00114.html and also obtained by\r
  44     writing to Real Time Engineers Ltd., contact details for whom are available\r
  45     on the FreeRTOS WEB site.\r
  46 \r
  47     1 tab == 4 spaces!\r
  48 \r
  49     ***************************************************************************\r
  50      *                                                                       *\r
  51      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  52      *    not run, what could be wrong?"                                     *\r
  53      *                                                                       *\r
  54      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  55      *                                                                       *\r
  56     ***************************************************************************\r
  57 \r
  58 \r
  59     http://www.FreeRTOS.org - Documentation, books, training, latest versions, \r
  60     license and Real Time Engineers Ltd. contact details.\r
  61 \r
  62     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  63     including FreeRTOS+Trace - an indispensable productivity tool, and our new\r
  64     fully thread aware and reentrant UDP/IP stack.\r
  65 \r
  66     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High \r
  67     Integrity Systems, who sell the code with commercial support, \r
  68     indemnification and middleware, under the OpenRTOS brand.\r
  69     \r
  70     http://www.SafeRTOS.com - High Integrity Systems also provide a safety \r
  71     engineered and independently SIL3 certified version for use in safety and \r
  72     mission critical applications that require provable dependability.\r
  73 */\r
  74 \r
  75 /* Standard includes. */\r
  76 #include <stdlib.h>\r
  77 \r
  78 /* Scheduler includes. */\r
  79 #include "FreeRTOS.h"\r
  80 #include "task.h"\r
  81 \r
  82 /* The critical nesting value is initialised to a non zero value to ensure\r
  83 interrupts don't accidentally become enabled before the scheduler is started. */\r
  84 #define portINITIAL_CRITICAL_NESTING  (( unsigned short ) 10)\r
  85 \r
  86 /* Initial PSW value allocated to a newly created task.\r
  87  *   1100011000000000\r
  88  *   ||||||||-------------- Fill byte\r
  89  *   |||||||--------------- Carry Flag cleared\r
  90  *   |||||----------------- In-service priority Flags set to low level\r
  91  *   ||||------------------ Register bank Select 0 Flag cleared\r
  92  *   |||------------------- Auxiliary Carry Flag cleared\r
  93  *   ||-------------------- Register bank Select 1 Flag cleared\r
  94  *   |--------------------- Zero Flag set\r
  95  *   ---------------------- Global Interrupt Flag set (enabled)\r
  96  */\r
  97 #define portPSW           (0xc6UL)\r
  98 \r
  99 /* We require the address of the pxCurrentTCB variable, but don't want to know\r
 100 any details of its type. */\r
 101 typedef void tskTCB;\r
 102 extern volatile tskTCB * volatile pxCurrentTCB;\r
 103 \r
 104 /* Most ports implement critical sections by placing the interrupt flags on\r
 105 the stack before disabling interrupts.  Exiting the critical section is then\r
 106 simply a case of popping the flags from the stack.  As 78K0 IAR does not use\r
 107 a frame pointer this cannot be done as modifying the stack will clobber all\r
 108 the stack variables.  Instead each task maintains a count of the critical\r
 109 section nesting depth.  Each time a critical section is entered the count is\r
 110 incremented.  Each time a critical section is left the count is decremented -\r
 111 with interrupts only being re-enabled if the count is zero.\r
 112 \r
 113 usCriticalNesting will get set to zero when the scheduler starts, but must\r
 114 not be initialised to zero as this will cause problems during the startup\r
 115 sequence. */\r
 116 volatile unsigned short usCriticalNesting = portINITIAL_CRITICAL_NESTING;\r
 117 /*-----------------------------------------------------------*/\r
 118 \r
 119 /*\r
 120  * Sets up the periodic ISR used for the RTOS tick.\r
 121  */\r
 122 static void prvSetupTimerInterrupt( void );\r
 123 /*-----------------------------------------------------------*/\r
 124 \r
 125 /*\r
 126  * Initialise the stack of a task to look exactly as if a call to\r
 127  * portSAVE_CONTEXT had been called.\r
 128  *\r
 129  * See the header file portable.h.\r
 130  */\r
 131 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 132 {\r
 133 unsigned long *pulLocal;\r
 134 \r
 135         #if configMEMORY_MODE == 1\r
 136         {\r
 137                 /* Parameters are passed in on the stack, and written using a 32bit value\r
 138                 hence a space is left for the second two bytes. */\r
 139                 pxTopOfStack--;\r
 140 \r
 141                 /* Write in the parameter value. */\r
 142                 pulLocal =  ( unsigned long * ) pxTopOfStack;\r
 143                 *pulLocal = ( unsigned long ) pvParameters;\r
 144                 pxTopOfStack--;\r
 145 \r
 146                 /* These values are just spacers.  The return address of the function\r
 147                 would normally be written here. */\r
 148                 *pxTopOfStack = ( portSTACK_TYPE ) 0xcdcd;\r
 149                 pxTopOfStack--;\r
 150                 *pxTopOfStack = ( portSTACK_TYPE ) 0xcdcd;\r
 151                 pxTopOfStack--;\r
 152 \r
 153                 /* The start address / PSW value is also written in as a 32bit value,\r
 154                 so leave a space for the second two bytes. */\r
 155                 pxTopOfStack--;\r
 156         \r
 157                 /* Task function start address combined with the PSW. */\r
 158                 pulLocal = ( unsigned long * ) pxTopOfStack;\r
 159                 *pulLocal = ( ( ( unsigned long ) pxCode ) | ( portPSW << 24UL ) );\r
 160                 pxTopOfStack--;\r
 161 \r
 162                 /* An initial value for the AX register. */\r
 163                 *pxTopOfStack = ( portSTACK_TYPE ) 0x1111;\r
 164                 pxTopOfStack--;\r
 165         }\r
 166         #else\r
 167         {\r
 168                 /* Task function address is written to the stack first.  As it is\r
 169                 written as a 32bit value a space is left on the stack for the second\r
 170                 two bytes. */\r
 171                 pxTopOfStack--;\r
 172 \r
 173                 /* Task function start address combined with the PSW. */\r
 174                 pulLocal = ( unsigned long * ) pxTopOfStack;\r
 175                 *pulLocal = ( ( ( unsigned long ) pxCode ) | ( portPSW << 24UL ) );\r
 176                 pxTopOfStack--;\r
 177 \r
 178                 /* The parameter is passed in AX. */\r
 179                 *pxTopOfStack = ( portSTACK_TYPE ) pvParameters;\r
 180                 pxTopOfStack--;\r
 181         }\r
 182         #endif\r
 183 \r
 184         /* An initial value for the HL register. */\r
 185         *pxTopOfStack = ( portSTACK_TYPE ) 0x2222;\r
 186         pxTopOfStack--;\r
 187 \r
 188         /* CS and ES registers. */\r
 189         *pxTopOfStack = ( portSTACK_TYPE ) 0x0F00;\r
 190         pxTopOfStack--;\r
 191 \r
 192         /* Finally the remaining general purpose registers DE and BC */\r
 193         *pxTopOfStack = ( portSTACK_TYPE ) 0xDEDE;\r
 194         pxTopOfStack--;\r
 195         *pxTopOfStack = ( portSTACK_TYPE ) 0xBCBC;\r
 196         pxTopOfStack--;\r
 197 \r
 198         /* Finally the critical section nesting count is set to zero when the task\r
 199         first starts. */\r
 200         *pxTopOfStack = ( portSTACK_TYPE ) portNO_CRITICAL_SECTION_NESTING;     \r
 201 \r
 202         /* Return a pointer to the top of the stack we have generated so this can\r
 203         be stored in the task control block for the task. */\r
 204         return pxTopOfStack;\r
 205 }\r
 206 /*-----------------------------------------------------------*/\r
 207 \r
 208 portBASE_TYPE xPortStartScheduler( void )\r
 209 {\r
 210         /* Setup the hardware to generate the tick.  Interrupts are disabled when\r
 211         this function is called. */\r
 212         prvSetupTimerInterrupt();\r
 213 \r
 214         /* Restore the context of the first task that is going to run. */\r
 215         vPortStart();\r
 216 \r
 217         /* Should not get here as the tasks are now running! */\r
 218         return pdTRUE;\r
 219 }\r
 220 /*-----------------------------------------------------------*/\r
 221 \r
 222 void vPortEndScheduler( void )\r
 223 {\r
 224         /* It is unlikely that the 78K0R port will get stopped.  If required simply\r
 225         disable the tick interrupt here. */\r
 226 }\r
 227 /*-----------------------------------------------------------*/\r
 228 \r
 229 static void prvSetupTimerInterrupt( void )\r
 230 {\r
 231         /* Setup channel 5 of the TAU to generate the tick interrupt. */\r
 232 \r
 233         /* First the Timer Array Unit has to be enabled. */\r
 234         TAU0EN = 1;\r
 235 \r
 236         /* To configure the Timer Array Unit all Channels have to first be stopped. */\r
 237         TT0 = 0xff;\r
 238 \r
 239         /* Interrupt of Timer Array Unit Channel 5 is disabled to set the interrupt\r
 240         priority. */\r
 241         TMMK05 = 1;\r
 242 \r
 243         /* Clear Timer Array Unit Channel 5 interrupt flag. */  \r
 244         TMIF05 = 0;\r
 245 \r
 246         /* Set Timer Array Unit Channel 5 interrupt priority */\r
 247         TMPR005 = 0;\r
 248         TMPR105 = 0;\r
 249 \r
 250         /* Set Timer Array Unit Channel 5 Mode as interval timer. */\r
 251         TMR05 = 0x0000;\r
 252 \r
 253         /* Set the compare match value according to the tick rate we want. */\r
 254         TDR05 = ( portTickType ) ( configCPU_CLOCK_HZ / configTICK_RATE_HZ );\r
 255 \r
 256         /* Set Timer Array Unit Channel 5 output mode */\r
 257         TOM0 &= ~0x0020;\r
 258 \r
 259         /* Set Timer Array Unit Channel 5 output level */       \r
 260         TOL0 &= ~0x0020;\r
 261 \r
 262         /* Set Timer Array Unit Channel 5 output enable */      \r
 263         TOE0 &= ~0x0020;\r
 264 \r
 265         /* Interrupt of Timer Array Unit Channel 5 enabled */\r
 266         TMMK05 = 0;\r
 267 \r
 268         /* Start Timer Array Unit Channel 5.*/\r
 269         TS0 |= 0x0020;\r
 270 }\r
 271 /*-----------------------------------------------------------*/\r
 272 \r