git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/78K0R/port.c

   1 /*\r
   2     FreeRTOS V7.3.0 - Copyright (C) 2012 Real Time Engineers Ltd.\r
   3 \r
   4     FEATURES AND PORTS ARE ADDED TO FREERTOS ALL THE TIME.  PLEASE VISIT \r
   5     http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
  10      *    Complete, revised, and edited pdf reference manuals are also       *\r
  11      *    available.                                                         *\r
  12      *                                                                       *\r
  13      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  14      *    ensuring you get running as quickly as possible and with an        *\r
  15      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  16      *    the FreeRTOS project to continue with its mission of providing     *\r
  17      *    professional grade, cross platform, de facto standard solutions    *\r
  18      *    for microcontrollers - completely free of charge!                  *\r
  19      *                                                                       *\r
  20      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  21      *                                                                       *\r
  22      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  23      *                                                                       *\r
  24     ***************************************************************************\r
  25 \r
  26 \r
  27     This file is part of the FreeRTOS distribution.\r
  28 \r
  29     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  30     the terms of the GNU General Public License (version 2) as published by the\r
  31     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  32     >>>NOTE<<< The modification to the GPL is included to allow you to\r
  33     distribute a combined work that includes FreeRTOS without being obliged to\r
  34     provide the source code for proprietary components outside of the FreeRTOS\r
  35     kernel.  FreeRTOS is distributed in the hope that it will be useful, but\r
  36     WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  37     or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  38     more details. You should have received a copy of the GNU General Public\r
  39     License and the FreeRTOS license exception along with FreeRTOS; if not it\r
  40     can be viewed here: http://www.freertos.org/a00114.html and also obtained\r
  41     by writing to Richard Barry, contact details for whom are available on the\r
  42     FreeRTOS WEB site.\r
  43 \r
  44     1 tab == 4 spaces!\r
  45     \r
  46     ***************************************************************************\r
  47      *                                                                       *\r
  48      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  49      *    not run, what could be wrong?"                                     *\r
  50      *                                                                       *\r
  51      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  52      *                                                                       *\r
  53     ***************************************************************************\r
  54 \r
  55     \r
  56     http://www.FreeRTOS.org - Documentation, training, latest versions, license \r
  57     and contact details.  \r
  58     \r
  59     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  60     including FreeRTOS+Trace - an indispensable productivity tool.\r
  61 \r
  62     Real Time Engineers ltd license FreeRTOS to High Integrity Systems, who sell \r
  63     the code with commercial support, indemnification, and middleware, under \r
  64     the OpenRTOS brand: http://www.OpenRTOS.com.  High Integrity Systems also\r
  65     provide a safety engineered and independently SIL3 certified version under \r
  66     the SafeRTOS brand: http://www.SafeRTOS.com.\r
  67 */\r
  68 \r
  69 /* Standard includes. */\r
  70 #include <stdlib.h>\r
  71 \r
  72 /* Scheduler includes. */\r
  73 #include "FreeRTOS.h"\r
  74 #include "task.h"\r
  75 \r
  76 /* The critical nesting value is initialised to a non zero value to ensure\r
  77 interrupts don't accidentally become enabled before the scheduler is started. */\r
  78 #define portINITIAL_CRITICAL_NESTING  (( unsigned short ) 10)\r
  79 \r
  80 /* Initial PSW value allocated to a newly created task.\r
  81  *   1100011000000000\r
  82  *   ||||||||-------------- Fill byte\r
  83  *   |||||||--------------- Carry Flag cleared\r
  84  *   |||||----------------- In-service priority Flags set to low level\r
  85  *   ||||------------------ Register bank Select 0 Flag cleared\r
  86  *   |||------------------- Auxiliary Carry Flag cleared\r
  87  *   ||-------------------- Register bank Select 1 Flag cleared\r
  88  *   |--------------------- Zero Flag set\r
  89  *   ---------------------- Global Interrupt Flag set (enabled)\r
  90  */\r
  91 #define portPSW           (0xc6UL)\r
  92 \r
  93 /* We require the address of the pxCurrentTCB variable, but don't want to know\r
  94 any details of its type. */\r
  95 typedef void tskTCB;\r
  96 extern volatile tskTCB * volatile pxCurrentTCB;\r
  97 \r
  98 /* Most ports implement critical sections by placing the interrupt flags on\r
  99 the stack before disabling interrupts.  Exiting the critical section is then\r
 100 simply a case of popping the flags from the stack.  As 78K0 IAR does not use\r
 101 a frame pointer this cannot be done as modifying the stack will clobber all\r
 102 the stack variables.  Instead each task maintains a count of the critical\r
 103 section nesting depth.  Each time a critical section is entered the count is\r
 104 incremented.  Each time a critical section is left the count is decremented -\r
 105 with interrupts only being re-enabled if the count is zero.\r
 106 \r
 107 usCriticalNesting will get set to zero when the scheduler starts, but must\r
 108 not be initialised to zero as this will cause problems during the startup\r
 109 sequence. */\r
 110 volatile unsigned short usCriticalNesting = portINITIAL_CRITICAL_NESTING;\r
 111 /*-----------------------------------------------------------*/\r
 112 \r
 113 /*\r
 114  * Sets up the periodic ISR used for the RTOS tick.\r
 115  */\r
 116 static void prvSetupTimerInterrupt( void );\r
 117 /*-----------------------------------------------------------*/\r
 118 \r
 119 /*\r
 120  * Initialise the stack of a task to look exactly as if a call to\r
 121  * portSAVE_CONTEXT had been called.\r
 122  *\r
 123  * See the header file portable.h.\r
 124  */\r
 125 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 126 {\r
 127 unsigned long *pulLocal;\r
 128 \r
 129         #if configMEMORY_MODE == 1\r
 130         {\r
 131                 /* Parameters are passed in on the stack, and written using a 32bit value\r
 132                 hence a space is left for the second two bytes. */\r
 133                 pxTopOfStack--;\r
 134 \r
 135                 /* Write in the parameter value. */\r
 136                 pulLocal =  ( unsigned long * ) pxTopOfStack;\r
 137                 *pulLocal = ( unsigned long ) pvParameters;\r
 138                 pxTopOfStack--;\r
 139 \r
 140                 /* These values are just spacers.  The return address of the function\r
 141                 would normally be written here. */\r
 142                 *pxTopOfStack = ( portSTACK_TYPE ) 0xcdcd;\r
 143                 pxTopOfStack--;\r
 144                 *pxTopOfStack = ( portSTACK_TYPE ) 0xcdcd;\r
 145                 pxTopOfStack--;\r
 146 \r
 147                 /* The start address / PSW value is also written in as a 32bit value,\r
 148                 so leave a space for the second two bytes. */\r
 149                 pxTopOfStack--;\r
 150         \r
 151                 /* Task function start address combined with the PSW. */\r
 152                 pulLocal = ( unsigned long * ) pxTopOfStack;\r
 153                 *pulLocal = ( ( ( unsigned long ) pxCode ) | ( portPSW << 24UL ) );\r
 154                 pxTopOfStack--;\r
 155 \r
 156                 /* An initial value for the AX register. */\r
 157                 *pxTopOfStack = ( portSTACK_TYPE ) 0x1111;\r
 158                 pxTopOfStack--;\r
 159         }\r
 160         #else\r
 161         {\r
 162                 /* Task function address is written to the stack first.  As it is\r
 163                 written as a 32bit value a space is left on the stack for the second\r
 164                 two bytes. */\r
 165                 pxTopOfStack--;\r
 166 \r
 167                 /* Task function start address combined with the PSW. */\r
 168                 pulLocal = ( unsigned long * ) pxTopOfStack;\r
 169                 *pulLocal = ( ( ( unsigned long ) pxCode ) | ( portPSW << 24UL ) );\r
 170                 pxTopOfStack--;\r
 171 \r
 172                 /* The parameter is passed in AX. */\r
 173                 *pxTopOfStack = ( portSTACK_TYPE ) pvParameters;\r
 174                 pxTopOfStack--;\r
 175         }\r
 176         #endif\r
 177 \r
 178         /* An initial value for the HL register. */\r
 179         *pxTopOfStack = ( portSTACK_TYPE ) 0x2222;\r
 180         pxTopOfStack--;\r
 181 \r
 182         /* CS and ES registers. */\r
 183         *pxTopOfStack = ( portSTACK_TYPE ) 0x0F00;\r
 184         pxTopOfStack--;\r
 185 \r
 186         /* Finally the remaining general purpose registers DE and BC */\r
 187         *pxTopOfStack = ( portSTACK_TYPE ) 0xDEDE;\r
 188         pxTopOfStack--;\r
 189         *pxTopOfStack = ( portSTACK_TYPE ) 0xBCBC;\r
 190         pxTopOfStack--;\r
 191 \r
 192         /* Finally the critical section nesting count is set to zero when the task\r
 193         first starts. */\r
 194         *pxTopOfStack = ( portSTACK_TYPE ) portNO_CRITICAL_SECTION_NESTING;     \r
 195 \r
 196         /* Return a pointer to the top of the stack we have generated so this can\r
 197         be stored in the task control block for the task. */\r
 198         return pxTopOfStack;\r
 199 }\r
 200 /*-----------------------------------------------------------*/\r
 201 \r
 202 portBASE_TYPE xPortStartScheduler( void )\r
 203 {\r
 204         /* Setup the hardware to generate the tick.  Interrupts are disabled when\r
 205         this function is called. */\r
 206         prvSetupTimerInterrupt();\r
 207 \r
 208         /* Restore the context of the first task that is going to run. */\r
 209         vPortStart();\r
 210 \r
 211         /* Should not get here as the tasks are now running! */\r
 212         return pdTRUE;\r
 213 }\r
 214 /*-----------------------------------------------------------*/\r
 215 \r
 216 void vPortEndScheduler( void )\r
 217 {\r
 218         /* It is unlikely that the 78K0R port will get stopped.  If required simply\r
 219         disable the tick interrupt here. */\r
 220 }\r
 221 /*-----------------------------------------------------------*/\r
 222 \r
 223 static void prvSetupTimerInterrupt( void )\r
 224 {\r
 225         /* Setup channel 5 of the TAU to generate the tick interrupt. */\r
 226 \r
 227         /* First the Timer Array Unit has to be enabled. */\r
 228         TAU0EN = 1;\r
 229 \r
 230         /* To configure the Timer Array Unit all Channels have to first be stopped. */\r
 231         TT0 = 0xff;\r
 232 \r
 233         /* Interrupt of Timer Array Unit Channel 5 is disabled to set the interrupt\r
 234         priority. */\r
 235         TMMK05 = 1;\r
 236 \r
 237         /* Clear Timer Array Unit Channel 5 interrupt flag. */  \r
 238         TMIF05 = 0;\r
 239 \r
 240         /* Set Timer Array Unit Channel 5 interrupt priority */\r
 241         TMPR005 = 0;\r
 242         TMPR105 = 0;\r
 243 \r
 244         /* Set Timer Array Unit Channel 5 Mode as interval timer. */\r
 245         TMR05 = 0x0000;\r
 246 \r
 247         /* Set the compare match value according to the tick rate we want. */\r
 248         TDR05 = ( portTickType ) ( configCPU_CLOCK_HZ / configTICK_RATE_HZ );\r
 249 \r
 250         /* Set Timer Array Unit Channel 5 output mode */\r
 251         TOM0 &= ~0x0020;\r
 252 \r
 253         /* Set Timer Array Unit Channel 5 output level */       \r
 254         TOL0 &= ~0x0020;\r
 255 \r
 256         /* Set Timer Array Unit Channel 5 output enable */      \r
 257         TOE0 &= ~0x0020;\r
 258 \r
 259         /* Interrupt of Timer Array Unit Channel 5 enabled */\r
 260         TMMK05 = 0;\r
 261 \r
 262         /* Start Timer Array Unit Channel 5.*/\r
 263         TS0 |= 0x0020;\r
 264 }\r
 265 /*-----------------------------------------------------------*/\r
 266 \r