git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/ARM_CM0/port.c

   1 /*\r
   2     FreeRTOS V7.5.0 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   5 \r
   6     ***************************************************************************\r
   7      *                                                                       *\r
   8      *    FreeRTOS provides completely free yet professionally developed,    *\r
   9      *    robust, strictly quality controlled, supported, and cross          *\r
  10      *    platform software that has become a de facto standard.             *\r
  11      *                                                                       *\r
  12      *    Help yourself get started quickly and support the FreeRTOS         *\r
  13      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  14      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  15      *                                                                       *\r
  16      *    Thank you!                                                         *\r
  17      *                                                                       *\r
  18     ***************************************************************************\r
  19 \r
  20     This file is part of the FreeRTOS distribution.\r
  21 \r
  22     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  23     the terms of the GNU General Public License (version 2) as published by the\r
  24     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  25 \r
  26     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
  27     >>! a combined work that includes FreeRTOS without being obliged to provide\r
  28     >>! the source code for proprietary components outside of the FreeRTOS\r
  29     >>! kernel.\r
  30 \r
  31     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  32     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  33     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  34     link: http://www.freertos.org/a00114.html\r
  35 \r
  36     1 tab == 4 spaces!\r
  37 \r
  38     ***************************************************************************\r
  39      *                                                                       *\r
  40      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  41      *    not run, what could be wrong?"                                     *\r
  42      *                                                                       *\r
  43      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  44      *                                                                       *\r
  45     ***************************************************************************\r
  46 \r
  47     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  48     license and Real Time Engineers Ltd. contact details.\r
  49 \r
  50     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  51     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  52     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  53 \r
  54     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  55     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  56     licenses offer ticketed support, indemnification and middleware.\r
  57 \r
  58     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  59     engineered and independently SIL3 certified version for use in safety and\r
  60     mission critical applications that require provable dependability.\r
  61 \r
  62     1 tab == 4 spaces!\r
  63 */\r
  64 \r
  65 /*-----------------------------------------------------------\r
  66  * Implementation of functions defined in portable.h for the ARM CM0 port.\r
  67  *----------------------------------------------------------*/\r
  68 \r
  69 /* IAR includes. */\r
  70 #include "intrinsics.h"\r
  71 \r
  72 /* Scheduler includes. */\r
  73 #include "FreeRTOS.h"\r
  74 #include "task.h"\r
  75 \r
  76 /* Constants required to manipulate the NVIC. */\r
  77 #define portNVIC_SYSTICK_CTRL           ( ( volatile unsigned long *) 0xe000e010 )\r
  78 #define portNVIC_SYSTICK_LOAD           ( ( volatile unsigned long *) 0xe000e014 )\r
  79 #define portNVIC_SYSPRI2                        ( ( volatile unsigned long *) 0xe000ed20 )\r
  80 #define portNVIC_SYSTICK_CLK            0x00000004\r
  81 #define portNVIC_SYSTICK_INT            0x00000002\r
  82 #define portNVIC_SYSTICK_ENABLE         0x00000001\r
  83 #define portMIN_INTERRUPT_PRIORITY      ( 255UL )\r
  84 #define portNVIC_PENDSV_PRI                     ( portMIN_INTERRUPT_PRIORITY << 16UL )\r
  85 #define portNVIC_SYSTICK_PRI            ( portMIN_INTERRUPT_PRIORITY << 24UL )\r
  86 \r
  87 /* Constants required to set up the initial stack. */\r
  88 #define portINITIAL_XPSR                        ( 0x01000000 )\r
  89 \r
  90 /* For backward compatibility, ensure configKERNEL_INTERRUPT_PRIORITY is\r
  91 defined.  The value 255 should also ensure backward compatibility.\r
  92 FreeRTOS.org versions prior to V4.3.0 did not include this definition. */\r
  93 #ifndef configKERNEL_INTERRUPT_PRIORITY\r
  94         #define configKERNEL_INTERRUPT_PRIORITY 0\r
  95 #endif\r
  96 \r
  97 /* Each task maintains its own interrupt status in the critical nesting\r
  98 variable. */\r
  99 static unsigned portBASE_TYPE uxCriticalNesting = 0xaaaaaaaa;\r
 100 \r
 101 /*\r
 102  * Setup the timer to generate the tick interrupts.\r
 103  */\r
 104 static void prvSetupTimerInterrupt( void );\r
 105 \r
 106 /*\r
 107  * Exception handlers.\r
 108  */\r
 109 void xPortSysTickHandler( void );\r
 110 \r
 111 /*\r
 112  * Start first task is a separate function so it can be tested in isolation.\r
 113  */\r
 114 extern void vPortStartFirstTask( void );\r
 115 \r
 116 /*-----------------------------------------------------------*/\r
 117 \r
 118 /*\r
 119  * See header file for description.\r
 120  */\r
 121 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 122 {\r
 123         /* Simulate the stack frame as it would be created by a context switch\r
 124         interrupt. */\r
 125         pxTopOfStack--; /* Offset added to account for the way the MCU uses the stack on entry/exit of interrupts. */\r
 126         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 127         pxTopOfStack--;\r
 128         *pxTopOfStack = ( portSTACK_TYPE ) pxCode;      /* PC */\r
 129         pxTopOfStack -= 6;      /* LR, R12, R3..R1 */\r
 130         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters;        /* R0 */\r
 131         pxTopOfStack -= 8; /* R11..R4. */\r
 132 \r
 133         return pxTopOfStack;\r
 134 }\r
 135 /*-----------------------------------------------------------*/\r
 136 \r
 137 /*\r
 138  * See header file for description.\r
 139  */\r
 140 portBASE_TYPE xPortStartScheduler( void )\r
 141 {\r
 142         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 143         *(portNVIC_SYSPRI2) |= portNVIC_PENDSV_PRI;\r
 144         *(portNVIC_SYSPRI2) |= portNVIC_SYSTICK_PRI;\r
 145 \r
 146         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 147         here already. */\r
 148         prvSetupTimerInterrupt();\r
 149 \r
 150         /* Initialise the critical nesting count ready for the first task. */\r
 151         uxCriticalNesting = 0;\r
 152 \r
 153         /* Start the first task. */\r
 154         vPortStartFirstTask();\r
 155 \r
 156         /* Should not get here! */\r
 157         return 0;\r
 158 }\r
 159 /*-----------------------------------------------------------*/\r
 160 \r
 161 void vPortEndScheduler( void )\r
 162 {\r
 163         /* It is unlikely that the CM0 port will require this function as there\r
 164         is nothing to return to.  */\r
 165 }\r
 166 /*-----------------------------------------------------------*/\r
 167 \r
 168 void vPortYield( void )\r
 169 {\r
 170         /* Set a PendSV to request a context switch. */\r
 171         *(portNVIC_INT_CTRL) = portNVIC_PENDSVSET;\r
 172 \r
 173         /* Barriers are normally not required but do ensure the code is completely\r
 174         within the specified behaviour for the architecture. */\r
 175         __DSB();\r
 176         __ISB();\r
 177 }\r
 178 /*-----------------------------------------------------------*/\r
 179 \r
 180 void vPortEnterCritical( void )\r
 181 {\r
 182         portDISABLE_INTERRUPTS();\r
 183         uxCriticalNesting++;\r
 184         __DSB();\r
 185         __ISB();\r
 186 }\r
 187 /*-----------------------------------------------------------*/\r
 188 \r
 189 void vPortExitCritical( void )\r
 190 {\r
 191         uxCriticalNesting--;\r
 192         if( uxCriticalNesting == 0 )\r
 193         {\r
 194                 portENABLE_INTERRUPTS();\r
 195         }\r
 196 }\r
 197 /*-----------------------------------------------------------*/\r
 198 \r
 199 void xPortSysTickHandler( void )\r
 200 {\r
 201 unsigned long ulDummy;\r
 202 \r
 203         ulDummy = portSET_INTERRUPT_MASK_FROM_ISR();\r
 204         {\r
 205                 /* Increment the RTOS tick. */\r
 206                 if( xTaskIncrementTick() != pdFALSE )\r
 207                 {\r
 208                         /* Pend a context switch. */\r
 209                         *(portNVIC_INT_CTRL) = portNVIC_PENDSVSET;\r
 210                 }\r
 211         }\r
 212         portCLEAR_INTERRUPT_MASK_FROM_ISR( ulDummy );\r
 213 }\r
 214 /*-----------------------------------------------------------*/\r
 215 \r
 216 /*\r
 217  * Setup the systick timer to generate the tick interrupts at the required\r
 218  * frequency.\r
 219  */\r
 220 static void prvSetupTimerInterrupt( void )\r
 221 {\r
 222         /* Configure SysTick to interrupt at the requested rate. */\r
 223         *(portNVIC_SYSTICK_LOAD) = ( configCPU_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 224         *(portNVIC_SYSTICK_CTRL) = portNVIC_SYSTICK_CLK | portNVIC_SYSTICK_INT | portNVIC_SYSTICK_ENABLE;\r
 225 }\r
 226 /*-----------------------------------------------------------*/\r
 227 \r