git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/ARM_CM3/port.c

   1 /*\r
   2     FreeRTOS V8.2.0rc1 - Copyright (C) 2014 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  12 \r
  13     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  14     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  15     >>!   obliged to provide the source code for proprietary components     !<<\r
  16     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  17 \r
  18     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  19     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  20     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  21     link: http://www.freertos.org/a00114.html\r
  22 \r
  23     1 tab == 4 spaces!\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  28      *    not run, what could be wrong?".  Have you defined configASSERT()?  *\r
  29      *                                                                       *\r
  30      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  31      *                                                                       *\r
  32     ***************************************************************************\r
  33 \r
  34     ***************************************************************************\r
  35      *                                                                       *\r
  36      *    FreeRTOS provides completely free yet professionally developed,    *\r
  37      *    robust, strictly quality controlled, supported, and cross          *\r
  38      *    platform software that is more than just the market leader, it     *\r
  39      *    is the industry's de facto standard.                               *\r
  40      *                                                                       *\r
  41      *    Help yourself get started quickly while simultaneously helping     *\r
  42      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  43      *    tutorial book, reference manual, or both:                          *\r
  44      *    http://www.FreeRTOS.org/Documentation                              *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     ***************************************************************************\r
  49      *                                                                       *\r
  50      *   Investing in training allows your team to be as productive as       *\r
  51      *   possible as early as possible, lowering your overall development    *\r
  52      *   cost, and enabling you to bring a more robust product to market     *\r
  53      *   earlier than would otherwise be possible.  Richard Barry is both    *\r
  54      *   the architect and key author of FreeRTOS, and so also the world's   *\r
  55      *   leading authority on what is the world's most popular real time     *\r
  56      *   kernel for deeply embedded MCU designs.  Obtaining your training    *\r
  57      *   from Richard ensures your team will gain directly from his in-depth *\r
  58      *   product knowledge and years of usage experience.  Contact Real Time *\r
  59      *   Engineers Ltd to enquire about the FreeRTOS Masterclass, presented  *\r
  60      *   by Richard Barry:  http://www.FreeRTOS.org/contact\r
  61      *                                                                       *\r
  62     ***************************************************************************\r
  63 \r
  64     ***************************************************************************\r
  65      *                                                                       *\r
  66      *    You are receiving this top quality software for free.  Please play *\r
  67      *    fair and reciprocate by reporting any suspected issues and         *\r
  68      *    participating in the community forum:                              *\r
  69      *    http://www.FreeRTOS.org/support                                    *\r
  70      *                                                                       *\r
  71      *    Thank you!                                                         *\r
  72      *                                                                       *\r
  73     ***************************************************************************\r
  74 \r
  75     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  76     license and Real Time Engineers Ltd. contact details.\r
  77 \r
  78     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  79     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  80     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  81 \r
  82     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  83     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  84 \r
  85     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  86     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  87     licenses offer ticketed support, indemnification and commercial middleware.\r
  88 \r
  89     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  90     engineered and independently SIL3 certified version for use in safety and\r
  91     mission critical applications that require provable dependability.\r
  92 \r
  93     1 tab == 4 spaces!\r
  94 */\r
  95 \r
  96 /*-----------------------------------------------------------\r
  97  * Implementation of functions defined in portable.h for the ARM CM3 port.\r
  98  *----------------------------------------------------------*/\r
  99 \r
 100 /* IAR includes. */\r
 101 #include <intrinsics.h>\r
 102 \r
 103 /* Scheduler includes. */\r
 104 #include "FreeRTOS.h"\r
 105 #include "task.h"\r
 106 \r
 107 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
 108         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
 109 #endif\r
 110 \r
 111 #ifndef configSYSTICK_CLOCK_HZ\r
 112         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
 113         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
 114         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
 115 #else\r
 116         /* The way the SysTick is clocked is not modified in case it is not the same\r
 117         as the core. */\r
 118         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
 119 #endif\r
 120 \r
 121 /* Constants required to manipulate the core.  Registers first... */\r
 122 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
 123 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
 124 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
 125 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 126 /* ...then bits in the registers. */\r
 127 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 128 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 129 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 130 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 131 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 132 \r
 133 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 134 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 135 \r
 136 /* Constants required to check the validity of an interrupt priority. */\r
 137 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 138 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 139 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 140 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 141 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 142 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 143 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 144 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 145 \r
 146 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 147 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 148 \r
 149 /* Constants required to set up the initial stack. */\r
 150 #define portINITIAL_XPSR                                        ( 0x01000000 )\r
 151 \r
 152 /* The systick is a 24-bit counter. */\r
 153 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 154 \r
 155 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 156 occurred while the SysTick counter is stopped during tickless idle\r
 157 calculations. */\r
 158 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 159 \r
 160 /* For backward compatibility, ensure configKERNEL_INTERRUPT_PRIORITY is\r
 161 defined.  The value 255 should also ensure backward compatibility.\r
 162 FreeRTOS.org versions prior to V4.3.0 did not include this definition. */\r
 163 #ifndef configKERNEL_INTERRUPT_PRIORITY\r
 164         #define configKERNEL_INTERRUPT_PRIORITY 255\r
 165 #endif\r
 166 \r
 167 /* Each task maintains its own interrupt status in the critical nesting\r
 168 variable. */\r
 169 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 170 \r
 171 /*\r
 172  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 173  * file is weak to allow application writers to change the timer used to\r
 174  * generate the tick interrupt.\r
 175  */\r
 176 void vPortSetupTimerInterrupt( void );\r
 177 \r
 178 /*\r
 179  * Exception handlers.\r
 180  */\r
 181 void xPortSysTickHandler( void );\r
 182 \r
 183 /*\r
 184  * Start first task is a separate function so it can be tested in isolation.\r
 185  */\r
 186 extern void vPortStartFirstTask( void );\r
 187 \r
 188 /*\r
 189  * Used to catch tasks that attempt to return from their implementing function.\r
 190  */\r
 191 static void prvTaskExitError( void );\r
 192 \r
 193 /*-----------------------------------------------------------*/\r
 194 \r
 195 /*\r
 196  * The number of SysTick increments that make up one tick period.\r
 197  */\r
 198 #if configUSE_TICKLESS_IDLE == 1\r
 199         static uint32_t ulTimerCountsForOneTick = 0;\r
 200 #endif /* configUSE_TICKLESS_IDLE */\r
 201 \r
 202 /*\r
 203  * The maximum number of tick periods that can be suppressed is limited by the\r
 204  * 24 bit resolution of the SysTick timer.\r
 205  */\r
 206 #if configUSE_TICKLESS_IDLE == 1\r
 207         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 208 #endif /* configUSE_TICKLESS_IDLE */\r
 209 \r
 210 /*\r
 211  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 212  * power functionality only.\r
 213  */\r
 214 #if configUSE_TICKLESS_IDLE == 1\r
 215         static uint32_t ulStoppedTimerCompensation = 0;\r
 216 #endif /* configUSE_TICKLESS_IDLE */\r
 217 \r
 218 /*\r
 219  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 220  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 221  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 222  */\r
 223 #if ( configASSERT_DEFINED == 1 )\r
 224          static uint8_t ucMaxSysCallPriority = 0;\r
 225          static uint32_t ulMaxPRIGROUPValue = 0;\r
 226          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( const volatile uint8_t * const ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 227 #endif /* configASSERT_DEFINED */\r
 228 \r
 229 /*-----------------------------------------------------------*/\r
 230 \r
 231 /*\r
 232  * See header file for description.\r
 233  */\r
 234 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 235 {\r
 236         /* Simulate the stack frame as it would be created by a context switch\r
 237         interrupt. */\r
 238         pxTopOfStack--; /* Offset added to account for the way the MCU uses the stack on entry/exit of interrupts. */\r
 239         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 240         pxTopOfStack--;\r
 241         *pxTopOfStack = ( StackType_t ) pxCode; /* PC */\r
 242         pxTopOfStack--;\r
 243         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 244         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 245         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 246         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 247 \r
 248         return pxTopOfStack;\r
 249 }\r
 250 /*-----------------------------------------------------------*/\r
 251 \r
 252 static void prvTaskExitError( void )\r
 253 {\r
 254         /* A function that implements a task must not exit or attempt to return to\r
 255         its caller as there is nothing to return to.  If a task wants to exit it\r
 256         should instead call vTaskDelete( NULL ).\r
 257 \r
 258         Artificially force an assert() to be triggered if configASSERT() is\r
 259         defined, then stop here so application writers can catch the error. */\r
 260         configASSERT( uxCriticalNesting == ~0UL );\r
 261         portDISABLE_INTERRUPTS();\r
 262         for( ;; );\r
 263 }\r
 264 /*-----------------------------------------------------------*/\r
 265 \r
 266 /*\r
 267  * See header file for description.\r
 268  */\r
 269 BaseType_t xPortStartScheduler( void )\r
 270 {\r
 271         #if( configASSERT_DEFINED == 1 )\r
 272         {\r
 273                 volatile uint32_t ulOriginalPriority;\r
 274                 volatile uint8_t * const pucFirstUserPriorityRegister = ( volatile uint8_t * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 275                 volatile uint8_t ucMaxPriorityValue;\r
 276 \r
 277                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 278                 functions can be called.  ISR safe functions are those that end in\r
 279                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 280                 ensure interrupt entry is as fast and simple as possible.\r
 281 \r
 282                 Save the interrupt priority value that is about to be clobbered. */\r
 283                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 284 \r
 285                 /* Determine the number of priority bits available.  First write to all\r
 286                 possible bits. */\r
 287                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 288 \r
 289                 /* Read the value back to see how many bits stuck. */\r
 290                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 291 \r
 292                 /* Use the same mask on the maximum system call priority. */\r
 293                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 294 \r
 295                 /* Calculate the maximum acceptable priority group value for the number\r
 296                 of bits read back. */\r
 297                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 298                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 299                 {\r
 300                         ulMaxPRIGROUPValue--;\r
 301                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 302                 }\r
 303 \r
 304                 /* Shift the priority group value back to its position within the AIRCR\r
 305                 register. */\r
 306                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 307                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 308 \r
 309                 /* Restore the clobbered interrupt priority register to its original\r
 310                 value. */\r
 311                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 312         }\r
 313         #endif /* conifgASSERT_DEFINED */\r
 314 \r
 315         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 316         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 317         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 318 \r
 319         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 320         here already. */\r
 321         vPortSetupTimerInterrupt();\r
 322 \r
 323         /* Initialise the critical nesting count ready for the first task. */\r
 324         uxCriticalNesting = 0;\r
 325 \r
 326         /* Start the first task. */\r
 327         vPortStartFirstTask();\r
 328 \r
 329         /* Should not get here! */\r
 330         return 0;\r
 331 }\r
 332 /*-----------------------------------------------------------*/\r
 333 \r
 334 void vPortEndScheduler( void )\r
 335 {\r
 336         /* Not implemented in ports where there is nothing to return to.\r
 337         Artificially force an assert. */\r
 338         configASSERT( uxCriticalNesting == 1000UL );\r
 339 }\r
 340 /*-----------------------------------------------------------*/\r
 341 \r
 342 void vPortYield( void )\r
 343 {\r
 344         /* Set a PendSV to request a context switch. */\r
 345         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 346 \r
 347         /* Barriers are normally not required but do ensure the code is completely\r
 348         within the specified behaviour for the architecture. */\r
 349         __DSB();\r
 350         __ISB();\r
 351 }\r
 352 /*-----------------------------------------------------------*/\r
 353 \r
 354 void vPortEnterCritical( void )\r
 355 {\r
 356         portDISABLE_INTERRUPTS();\r
 357         uxCriticalNesting++;\r
 358         __DSB();\r
 359         __ISB();\r
 360 \r
 361         /* This is not the interrupt safe version of the enter critical function so\r
 362         assert() if it is being called from an interrupt context.  Only API\r
 363         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 364         the critical nesting count is 1 to protect against recursive calls if the\r
 365         assert function also uses a critical section. */\r
 366         if( uxCriticalNesting == 1 )\r
 367         {\r
 368                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 369         }\r
 370 }\r
 371 /*-----------------------------------------------------------*/\r
 372 \r
 373 void vPortExitCritical( void )\r
 374 {\r
 375         configASSERT( uxCriticalNesting );\r
 376         uxCriticalNesting--;\r
 377         if( uxCriticalNesting == 0 )\r
 378         {\r
 379                 portENABLE_INTERRUPTS();\r
 380         }\r
 381 }\r
 382 /*-----------------------------------------------------------*/\r
 383 \r
 384 void xPortSysTickHandler( void )\r
 385 {\r
 386         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 387         executes all interrupts must be unmasked.  There is therefore no need to\r
 388         save and then restore the interrupt mask value as its value is already\r
 389         known. */\r
 390         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 391         {\r
 392                 /* Increment the RTOS tick. */\r
 393                 if( xTaskIncrementTick() != pdFALSE )\r
 394                 {\r
 395                         /* A context switch is required.  Context switching is performed in\r
 396                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 397                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 398                 }\r
 399         }\r
 400         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 401 }\r
 402 /*-----------------------------------------------------------*/\r
 403 \r
 404 #if configUSE_TICKLESS_IDLE == 1\r
 405 \r
 406         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 407         {\r
 408         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 409         TickType_t xModifiableIdleTime;\r
 410 \r
 411                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 412                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 413                 {\r
 414                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 415                 }\r
 416 \r
 417                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 418                 is accounted for as best it can be, but using the tickless mode will\r
 419                 inevitably result in some tiny drift of the time maintained by the\r
 420                 kernel with respect to calendar time. */\r
 421                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 422 \r
 423                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 424                 tick periods.  -1 is used because this code will execute part way\r
 425                 through one of the tick periods. */\r
 426                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 427                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 428                 {\r
 429                         ulReloadValue -= ulStoppedTimerCompensation;\r
 430                 }\r
 431 \r
 432                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 433                 method as that will mask interrupts that should exit sleep mode. */\r
 434                 __disable_interrupt();\r
 435 \r
 436                 /* If a context switch is pending or a task is waiting for the scheduler\r
 437                 to be unsuspended then abandon the low power entry. */\r
 438                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 439                 {\r
 440                         /* Restart from whatever is left in the count register to complete\r
 441                         this tick period. */\r
 442                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 443 \r
 444                         /* Restart SysTick. */\r
 445                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 446 \r
 447                         /* Reset the reload register to the value required for normal tick\r
 448                         periods. */\r
 449                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 450 \r
 451                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 452                         call above. */\r
 453                         __enable_interrupt();\r
 454                 }\r
 455                 else\r
 456                 {\r
 457                         /* Set the new reload value. */\r
 458                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 459 \r
 460                         /* Clear the SysTick count flag and set the count value back to\r
 461                         zero. */\r
 462                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 463 \r
 464                         /* Restart SysTick. */\r
 465                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 466 \r
 467                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 468                         set its parameter to 0 to indicate that its implementation contains\r
 469                         its own wait for interrupt or wait for event instruction, and so wfi\r
 470                         should not be executed again.  However, the original expected idle\r
 471                         time variable must remain unmodified, so a copy is taken. */\r
 472                         xModifiableIdleTime = xExpectedIdleTime;\r
 473                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 474                         if( xModifiableIdleTime > 0 )\r
 475                         {\r
 476                                 __DSB();\r
 477                                 __WFI();\r
 478                                 __ISB();\r
 479                         }\r
 480                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 481 \r
 482                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 483                         accounted for as best it can be, but using the tickless mode will\r
 484                         inevitably result in some tiny drift of the time maintained by the\r
 485                         kernel with respect to calendar time. */\r
 486                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 487                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 488 \r
 489                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 490                         call above. */\r
 491                         __enable_interrupt();\r
 492 \r
 493                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 494                         {\r
 495                                 uint32_t ulCalculatedLoadValue;\r
 496 \r
 497                                 /* The tick interrupt has already executed, and the SysTick\r
 498                                 count reloaded with ulReloadValue.  Reset the\r
 499                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 500                                 period. */\r
 501                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 502 \r
 503                                 /* Don't allow a tiny value, or values that have somehow\r
 504                                 underflowed because the post sleep hook did something\r
 505                                 that took too long. */\r
 506                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 507                                 {\r
 508                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 509                                 }\r
 510 \r
 511                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 512 \r
 513                                 /* The tick interrupt handler will already have pended the tick\r
 514                                 processing in the kernel.  As the pending tick will be\r
 515                                 processed as soon as this function exits, the tick value\r
 516                                 maintained by the tick is stepped forward by one less than the\r
 517                                 time spent waiting. */\r
 518                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 519                         }\r
 520                         else\r
 521                         {\r
 522                                 /* Something other than the tick interrupt ended the sleep.\r
 523                                 Work out how long the sleep lasted rounded to complete tick\r
 524                                 periods (not the ulReload value which accounted for part\r
 525                                 ticks). */\r
 526                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 527 \r
 528                                 /* How many complete tick periods passed while the processor\r
 529                                 was waiting? */\r
 530                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 531 \r
 532                                 /* The reload value is set to whatever fraction of a single tick\r
 533                                 period remains. */\r
 534                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1 ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 535                         }\r
 536 \r
 537                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 538                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 539                         value.  The critical section is used to ensure the tick interrupt\r
 540                         can only execute once in the case that the reload register is near\r
 541                         zero. */\r
 542                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 543                         portENTER_CRITICAL();\r
 544                         {\r
 545                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 546                                 vTaskStepTick( ulCompleteTickPeriods );\r
 547                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 548                         }\r
 549                         portEXIT_CRITICAL();\r
 550                 }\r
 551         }\r
 552 \r
 553 #endif /* #if configUSE_TICKLESS_IDLE */\r
 554 /*-----------------------------------------------------------*/\r
 555 \r
 556 /*\r
 557  * Setup the systick timer to generate the tick interrupts at the required\r
 558  * frequency.\r
 559  */\r
 560 __weak void vPortSetupTimerInterrupt( void )\r
 561 {\r
 562         /* Calculate the constants required to configure the tick interrupt. */\r
 563         #if configUSE_TICKLESS_IDLE == 1\r
 564         {\r
 565                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 566                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 567                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 568         }\r
 569         #endif /* configUSE_TICKLESS_IDLE */\r
 570 \r
 571         /* Configure SysTick to interrupt at the requested rate. */\r
 572         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 573         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 574 }\r
 575 /*-----------------------------------------------------------*/\r
 576 \r
 577 #if( configASSERT_DEFINED == 1 )\r
 578 \r
 579         void vPortValidateInterruptPriority( void )\r
 580         {\r
 581         uint32_t ulCurrentInterrupt;\r
 582         uint8_t ucCurrentPriority;\r
 583 \r
 584                 /* Obtain the number of the currently executing interrupt. */\r
 585                 __asm volatile( "mrs %0, ipsr" : "=r"( ulCurrentInterrupt ) );\r
 586 \r
 587                 /* Is the interrupt number a user defined interrupt? */\r
 588                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 589                 {\r
 590                         /* Look up the interrupt's priority. */\r
 591                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 592 \r
 593                         /* The following assertion will fail if a service routine (ISR) for\r
 594                         an interrupt that has been assigned a priority above\r
 595                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 596                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 597                         from interrupts that have been assigned a priority at or below\r
 598                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 599 \r
 600                         Numerically low interrupt priority numbers represent logically high\r
 601                         interrupt priorities, therefore the priority of the interrupt must\r
 602                         be set to a value equal to or numerically *higher* than\r
 603                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 604 \r
 605                         Interrupts that use the FreeRTOS API must not be left at their\r
 606                         default priority of     zero as that is the highest possible priority,\r
 607                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 608                         and     therefore also guaranteed to be invalid.\r
 609 \r
 610                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 611                         interrupt entry is as fast and simple as possible.\r
 612 \r
 613                         The following links provide detailed information:\r
 614                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 615                         http://www.freertos.org/FAQHelp.html */\r
 616                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 617                 }\r
 618 \r
 619                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 620                 that define each interrupt's priority to be split between bits that\r
 621                 define the interrupt's pre-emption priority bits and bits that define\r
 622                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 623                 to be pre-emption priority bits.  The following assertion will fail if\r
 624                 this is not the case (if some bits represent a sub-priority).\r
 625 \r
 626                 If the application only uses CMSIS libraries for interrupt\r
 627                 configuration then the correct setting can be achieved on all Cortex-M\r
 628                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 629                 scheduler.  Note however that some vendor specific peripheral libraries\r
 630                 assume a non-zero priority group setting, in which cases using a value\r
 631                 of zero will result in unpredicable behaviour. */\r
 632                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 633         }\r
 634 \r
 635 #endif /* configASSERT_DEFINED */\r
 636 \r
 637 \r
 638 \r
 639 \r
 640 \r
 641 \r
 642 \r
 643 \r
 644 \r
 645 \r
 646 \r
 647 \r
 648 \r
 649 \r
 650 \r
 651 \r
 652 \r
 653 \r
 654 \r
 655 \r
 656 \r