git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/ARM_CM3/port.c

   1 /*\r
   2     FreeRTOS V9.0.0rc2 - Copyright (C) 2016 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /*-----------------------------------------------------------\r
  71  * Implementation of functions defined in portable.h for the ARM CM3 port.\r
  72  *----------------------------------------------------------*/\r
  73 \r
  74 /* IAR includes. */\r
  75 #include <intrinsics.h>\r
  76 \r
  77 /* Scheduler includes. */\r
  78 #include "FreeRTOS.h"\r
  79 #include "task.h"\r
  80 \r
  81 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  82         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  83 #endif\r
  84 \r
  85 #ifndef configSYSTICK_CLOCK_HZ\r
  86         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  87         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  88         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  89 #else\r
  90         /* The way the SysTick is clocked is not modified in case it is not the same\r
  91         as the core. */\r
  92         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  93 #endif\r
  94 \r
  95 /* Constants required to manipulate the core.  Registers first... */\r
  96 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
  97 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
  98 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
  99 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 100 /* ...then bits in the registers. */\r
 101 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 102 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 103 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 104 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 105 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 106 \r
 107 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 108 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 109 \r
 110 /* Constants required to check the validity of an interrupt priority. */\r
 111 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 112 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 113 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 114 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 115 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 116 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 117 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 118 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 119 \r
 120 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 121 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 122 \r
 123 /* Constants required to set up the initial stack. */\r
 124 #define portINITIAL_XPSR                                        ( 0x01000000 )\r
 125 \r
 126 /* The systick is a 24-bit counter. */\r
 127 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 128 \r
 129 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 130 occurred while the SysTick counter is stopped during tickless idle\r
 131 calculations. */\r
 132 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 133 \r
 134 /* For strict compliance with the Cortex-M spec the task start address should\r
 135 have bit-0 clear, as it is loaded into the PC on exit from an ISR. */\r
 136 #define portSTART_ADDRESS_MASK                          ( ( StackType_t ) 0xfffffffeUL )\r
 137 \r
 138 /* For backward compatibility, ensure configKERNEL_INTERRUPT_PRIORITY is\r
 139 defined.  The value 255 should also ensure backward compatibility.\r
 140 FreeRTOS.org versions prior to V4.3.0 did not include this definition. */\r
 141 #ifndef configKERNEL_INTERRUPT_PRIORITY\r
 142         #define configKERNEL_INTERRUPT_PRIORITY 255\r
 143 #endif\r
 144 \r
 145 /* Each task maintains its own interrupt status in the critical nesting\r
 146 variable. */\r
 147 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 148 \r
 149 /*\r
 150  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 151  * file is weak to allow application writers to change the timer used to\r
 152  * generate the tick interrupt.\r
 153  */\r
 154 void vPortSetupTimerInterrupt( void );\r
 155 \r
 156 /*\r
 157  * Exception handlers.\r
 158  */\r
 159 void xPortSysTickHandler( void );\r
 160 \r
 161 /*\r
 162  * Start first task is a separate function so it can be tested in isolation.\r
 163  */\r
 164 extern void vPortStartFirstTask( void );\r
 165 \r
 166 /*\r
 167  * Used to catch tasks that attempt to return from their implementing function.\r
 168  */\r
 169 static void prvTaskExitError( void );\r
 170 \r
 171 /*-----------------------------------------------------------*/\r
 172 \r
 173 /*\r
 174  * The number of SysTick increments that make up one tick period.\r
 175  */\r
 176 #if configUSE_TICKLESS_IDLE == 1\r
 177         static uint32_t ulTimerCountsForOneTick = 0;\r
 178 #endif /* configUSE_TICKLESS_IDLE */\r
 179 \r
 180 /*\r
 181  * The maximum number of tick periods that can be suppressed is limited by the\r
 182  * 24 bit resolution of the SysTick timer.\r
 183  */\r
 184 #if configUSE_TICKLESS_IDLE == 1\r
 185         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 186 #endif /* configUSE_TICKLESS_IDLE */\r
 187 \r
 188 /*\r
 189  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 190  * power functionality only.\r
 191  */\r
 192 #if configUSE_TICKLESS_IDLE == 1\r
 193         static uint32_t ulStoppedTimerCompensation = 0;\r
 194 #endif /* configUSE_TICKLESS_IDLE */\r
 195 \r
 196 /*\r
 197  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 198  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 199  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 200  */\r
 201 #if ( configASSERT_DEFINED == 1 )\r
 202          static uint8_t ucMaxSysCallPriority = 0;\r
 203          static uint32_t ulMaxPRIGROUPValue = 0;\r
 204          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( const volatile uint8_t * const ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 205 #endif /* configASSERT_DEFINED */\r
 206 \r
 207 /*-----------------------------------------------------------*/\r
 208 \r
 209 /*\r
 210  * See header file for description.\r
 211  */\r
 212 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 213 {\r
 214         /* Simulate the stack frame as it would be created by a context switch\r
 215         interrupt. */\r
 216         pxTopOfStack--; /* Offset added to account for the way the MCU uses the stack on entry/exit of interrupts. */\r
 217         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 218         pxTopOfStack--;\r
 219         *pxTopOfStack = ( ( StackType_t ) pxCode ) & portSTART_ADDRESS_MASK;    /* PC */\r
 220         pxTopOfStack--;\r
 221         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 222         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 223         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 224         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 225 \r
 226         return pxTopOfStack;\r
 227 }\r
 228 /*-----------------------------------------------------------*/\r
 229 \r
 230 static void prvTaskExitError( void )\r
 231 {\r
 232         /* A function that implements a task must not exit or attempt to return to\r
 233         its caller as there is nothing to return to.  If a task wants to exit it\r
 234         should instead call vTaskDelete( NULL ).\r
 235 \r
 236         Artificially force an assert() to be triggered if configASSERT() is\r
 237         defined, then stop here so application writers can catch the error. */\r
 238         configASSERT( uxCriticalNesting == ~0UL );\r
 239         portDISABLE_INTERRUPTS();\r
 240         for( ;; );\r
 241 }\r
 242 /*-----------------------------------------------------------*/\r
 243 \r
 244 /*\r
 245  * See header file for description.\r
 246  */\r
 247 BaseType_t xPortStartScheduler( void )\r
 248 {\r
 249         #if( configASSERT_DEFINED == 1 )\r
 250         {\r
 251                 volatile uint32_t ulOriginalPriority;\r
 252                 volatile uint8_t * const pucFirstUserPriorityRegister = ( volatile uint8_t * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 253                 volatile uint8_t ucMaxPriorityValue;\r
 254 \r
 255                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 256                 functions can be called.  ISR safe functions are those that end in\r
 257                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 258                 ensure interrupt entry is as fast and simple as possible.\r
 259 \r
 260                 Save the interrupt priority value that is about to be clobbered. */\r
 261                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 262 \r
 263                 /* Determine the number of priority bits available.  First write to all\r
 264                 possible bits. */\r
 265                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 266 \r
 267                 /* Read the value back to see how many bits stuck. */\r
 268                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 269 \r
 270                 /* Use the same mask on the maximum system call priority. */\r
 271                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 272 \r
 273                 /* Calculate the maximum acceptable priority group value for the number\r
 274                 of bits read back. */\r
 275                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 276                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 277                 {\r
 278                         ulMaxPRIGROUPValue--;\r
 279                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 280                 }\r
 281 \r
 282                 /* Shift the priority group value back to its position within the AIRCR\r
 283                 register. */\r
 284                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 285                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 286 \r
 287                 /* Restore the clobbered interrupt priority register to its original\r
 288                 value. */\r
 289                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 290         }\r
 291         #endif /* conifgASSERT_DEFINED */\r
 292 \r
 293         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 294         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 295         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 296 \r
 297         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 298         here already. */\r
 299         vPortSetupTimerInterrupt();\r
 300 \r
 301         /* Initialise the critical nesting count ready for the first task. */\r
 302         uxCriticalNesting = 0;\r
 303 \r
 304         /* Start the first task. */\r
 305         vPortStartFirstTask();\r
 306 \r
 307         /* Should not get here! */\r
 308         return 0;\r
 309 }\r
 310 /*-----------------------------------------------------------*/\r
 311 \r
 312 void vPortEndScheduler( void )\r
 313 {\r
 314         /* Not implemented in ports where there is nothing to return to.\r
 315         Artificially force an assert. */\r
 316         configASSERT( uxCriticalNesting == 1000UL );\r
 317 }\r
 318 /*-----------------------------------------------------------*/\r
 319 \r
 320 void vPortEnterCritical( void )\r
 321 {\r
 322         portDISABLE_INTERRUPTS();\r
 323         uxCriticalNesting++;\r
 324 \r
 325         /* This is not the interrupt safe version of the enter critical function so\r
 326         assert() if it is being called from an interrupt context.  Only API\r
 327         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 328         the critical nesting count is 1 to protect against recursive calls if the\r
 329         assert function also uses a critical section. */\r
 330         if( uxCriticalNesting == 1 )\r
 331         {\r
 332                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 333         }\r
 334 }\r
 335 /*-----------------------------------------------------------*/\r
 336 \r
 337 void vPortExitCritical( void )\r
 338 {\r
 339         configASSERT( uxCriticalNesting );\r
 340         uxCriticalNesting--;\r
 341         if( uxCriticalNesting == 0 )\r
 342         {\r
 343                 portENABLE_INTERRUPTS();\r
 344         }\r
 345 }\r
 346 /*-----------------------------------------------------------*/\r
 347 \r
 348 void xPortSysTickHandler( void )\r
 349 {\r
 350         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 351         executes all interrupts must be unmasked.  There is therefore no need to\r
 352         save and then restore the interrupt mask value as its value is already\r
 353         known. */\r
 354         portDISABLE_INTERRUPTS();\r
 355         {\r
 356                 /* Increment the RTOS tick. */\r
 357                 if( xTaskIncrementTick() != pdFALSE )\r
 358                 {\r
 359                         /* A context switch is required.  Context switching is performed in\r
 360                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 361                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 362                 }\r
 363         }\r
 364         portENABLE_INTERRUPTS();\r
 365 }\r
 366 /*-----------------------------------------------------------*/\r
 367 \r
 368 #if configUSE_TICKLESS_IDLE == 1\r
 369 \r
 370         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 371         {\r
 372         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 373         TickType_t xModifiableIdleTime;\r
 374 \r
 375                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 376                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 377                 {\r
 378                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 379                 }\r
 380 \r
 381                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 382                 is accounted for as best it can be, but using the tickless mode will\r
 383                 inevitably result in some tiny drift of the time maintained by the\r
 384                 kernel with respect to calendar time. */\r
 385                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 386 \r
 387                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 388                 tick periods.  -1 is used because this code will execute part way\r
 389                 through one of the tick periods. */\r
 390                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 391                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 392                 {\r
 393                         ulReloadValue -= ulStoppedTimerCompensation;\r
 394                 }\r
 395 \r
 396                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 397                 method as that will mask interrupts that should exit sleep mode. */\r
 398                 __disable_interrupt();\r
 399                 __DSB();\r
 400                 __ISB();\r
 401 \r
 402 \r
 403                 /* If a context switch is pending or a task is waiting for the scheduler\r
 404                 to be unsuspended then abandon the low power entry. */\r
 405                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 406                 {\r
 407                         /* Restart from whatever is left in the count register to complete\r
 408                         this tick period. */\r
 409                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 410 \r
 411                         /* Restart SysTick. */\r
 412                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 413 \r
 414                         /* Reset the reload register to the value required for normal tick\r
 415                         periods. */\r
 416                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 417 \r
 418                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 419                         call above. */\r
 420                         __enable_interrupt();\r
 421                 }\r
 422                 else\r
 423                 {\r
 424                         /* Set the new reload value. */\r
 425                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 426 \r
 427                         /* Clear the SysTick count flag and set the count value back to\r
 428                         zero. */\r
 429                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 430 \r
 431                         /* Restart SysTick. */\r
 432                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 433 \r
 434                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 435                         set its parameter to 0 to indicate that its implementation contains\r
 436                         its own wait for interrupt or wait for event instruction, and so wfi\r
 437                         should not be executed again.  However, the original expected idle\r
 438                         time variable must remain unmodified, so a copy is taken. */\r
 439                         xModifiableIdleTime = xExpectedIdleTime;\r
 440                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 441                         if( xModifiableIdleTime > 0 )\r
 442                         {\r
 443                                 __DSB();\r
 444                                 __WFI();\r
 445                                 __ISB();\r
 446                         }\r
 447                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 448 \r
 449                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 450                         accounted for as best it can be, but using the tickless mode will\r
 451                         inevitably result in some tiny drift of the time maintained by the\r
 452                         kernel with respect to calendar time. */\r
 453                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 454                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 455 \r
 456                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 457                         call above. */\r
 458                         __enable_interrupt();\r
 459 \r
 460                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 461                         {\r
 462                                 uint32_t ulCalculatedLoadValue;\r
 463 \r
 464                                 /* The tick interrupt has already executed, and the SysTick\r
 465                                 count reloaded with ulReloadValue.  Reset the\r
 466                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 467                                 period. */\r
 468                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 469 \r
 470                                 /* Don't allow a tiny value, or values that have somehow\r
 471                                 underflowed because the post sleep hook did something\r
 472                                 that took too long. */\r
 473                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 474                                 {\r
 475                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 476                                 }\r
 477 \r
 478                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 479 \r
 480                                 /* The tick interrupt handler will already have pended the tick\r
 481                                 processing in the kernel.  As the pending tick will be\r
 482                                 processed as soon as this function exits, the tick value\r
 483                                 maintained by the tick is stepped forward by one less than the\r
 484                                 time spent waiting. */\r
 485                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 486                         }\r
 487                         else\r
 488                         {\r
 489                                 /* Something other than the tick interrupt ended the sleep.\r
 490                                 Work out how long the sleep lasted rounded to complete tick\r
 491                                 periods (not the ulReload value which accounted for part\r
 492                                 ticks). */\r
 493                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 494 \r
 495                                 /* How many complete tick periods passed while the processor\r
 496                                 was waiting? */\r
 497                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 498 \r
 499                                 /* The reload value is set to whatever fraction of a single tick\r
 500                                 period remains. */\r
 501                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 502                         }\r
 503 \r
 504                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 505                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 506                         value.  The critical section is used to ensure the tick interrupt\r
 507                         can only execute once in the case that the reload register is near\r
 508                         zero. */\r
 509                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 510                         portENTER_CRITICAL();\r
 511                         {\r
 512                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 513                                 vTaskStepTick( ulCompleteTickPeriods );\r
 514                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 515                         }\r
 516                         portEXIT_CRITICAL();\r
 517                 }\r
 518         }\r
 519 \r
 520 #endif /* #if configUSE_TICKLESS_IDLE */\r
 521 /*-----------------------------------------------------------*/\r
 522 \r
 523 /*\r
 524  * Setup the systick timer to generate the tick interrupts at the required\r
 525  * frequency.\r
 526  */\r
 527 __weak void vPortSetupTimerInterrupt( void )\r
 528 {\r
 529         /* Calculate the constants required to configure the tick interrupt. */\r
 530         #if( configUSE_TICKLESS_IDLE == 1 )\r
 531         {\r
 532                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 533                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 534                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 535         }\r
 536         #endif /* configUSE_TICKLESS_IDLE */\r
 537 \r
 538         /* Configure SysTick to interrupt at the requested rate. */\r
 539         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 540         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 541 }\r
 542 /*-----------------------------------------------------------*/\r
 543 \r
 544 #if( configASSERT_DEFINED == 1 )\r
 545 \r
 546         void vPortValidateInterruptPriority( void )\r
 547         {\r
 548         uint32_t ulCurrentInterrupt;\r
 549         uint8_t ucCurrentPriority;\r
 550 \r
 551                 /* Obtain the number of the currently executing interrupt. */\r
 552                 __asm volatile( "mrs %0, ipsr" : "=r"( ulCurrentInterrupt ) );\r
 553 \r
 554                 /* Is the interrupt number a user defined interrupt? */\r
 555                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 556                 {\r
 557                         /* Look up the interrupt's priority. */\r
 558                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 559 \r
 560                         /* The following assertion will fail if a service routine (ISR) for\r
 561                         an interrupt that has been assigned a priority above\r
 562                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 563                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 564                         from interrupts that have been assigned a priority at or below\r
 565                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 566 \r
 567                         Numerically low interrupt priority numbers represent logically high\r
 568                         interrupt priorities, therefore the priority of the interrupt must\r
 569                         be set to a value equal to or numerically *higher* than\r
 570                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 571 \r
 572                         Interrupts that use the FreeRTOS API must not be left at their\r
 573                         default priority of     zero as that is the highest possible priority,\r
 574                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 575                         and     therefore also guaranteed to be invalid.\r
 576 \r
 577                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 578                         interrupt entry is as fast and simple as possible.\r
 579 \r
 580                         The following links provide detailed information:\r
 581                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 582                         http://www.freertos.org/FAQHelp.html */\r
 583                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 584                 }\r
 585 \r
 586                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 587                 that define each interrupt's priority to be split between bits that\r
 588                 define the interrupt's pre-emption priority bits and bits that define\r
 589                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 590                 to be pre-emption priority bits.  The following assertion will fail if\r
 591                 this is not the case (if some bits represent a sub-priority).\r
 592 \r
 593                 If the application only uses CMSIS libraries for interrupt\r
 594                 configuration then the correct setting can be achieved on all Cortex-M\r
 595                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 596                 scheduler.  Note however that some vendor specific peripheral libraries\r
 597                 assume a non-zero priority group setting, in which cases using a value\r
 598                 of zero will result in unpredicable behaviour. */\r
 599                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 600         }\r
 601 \r
 602 #endif /* configASSERT_DEFINED */\r
 603 \r
 604 \r
 605 \r
 606 \r
 607 \r
 608 \r
 609 \r
 610 \r
 611 \r
 612 \r
 613 \r
 614 \r
 615 \r
 616 \r
 617 \r
 618 \r
 619 \r
 620 \r
 621 \r
 622 \r
 623 \r