git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/ARM_CM4F/port.c

   1 /*\r
   2     FreeRTOS V9.0.0rc2 - Copyright (C) 2016 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /*-----------------------------------------------------------\r
  71  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  72  *----------------------------------------------------------*/\r
  73 \r
  74 /* Compiler includes. */\r
  75 #include <intrinsics.h>\r
  76 \r
  77 /* Scheduler includes. */\r
  78 #include "FreeRTOS.h"\r
  79 #include "task.h"\r
  80 \r
  81 #ifndef __ARMVFP__\r
  82         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  83 #endif\r
  84 \r
  85 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  86         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  87 #endif\r
  88 \r
  89 #ifndef configSYSTICK_CLOCK_HZ\r
  90         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  91         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  92         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  93 #else\r
  94         /* The way the SysTick is clocked is not modified in case it is not the same\r
  95         as the core. */\r
  96         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  97 #endif\r
  98 \r
  99 /* Constants required to manipulate the core.  Registers first... */\r
 100 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
 101 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
 102 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
 103 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 104 /* ...then bits in the registers. */\r
 105 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 106 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 107 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 108 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 109 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 110 \r
 111 /* Constants used to detect a Cortex-M7 r0p1 core, which should use the ARM_CM7\r
 112 r0p1 port. */\r
 113 #define portCPUID                                                       ( * ( ( volatile uint32_t * ) 0xE000ed00 ) )\r
 114 #define portCORTEX_M7_r0p1_ID                           ( 0x410FC271UL )\r
 115 #define portCORTEX_M7_r0p0_ID                           ( 0x410FC270UL )\r
 116 \r
 117 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 118 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 119 \r
 120 /* Constants required to check the validity of an interrupt priority. */\r
 121 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 122 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 123 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 124 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 125 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 126 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 127 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 128 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 129 \r
 130 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 131 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 132 \r
 133 /* Constants required to manipulate the VFP. */\r
 134 #define portFPCCR                                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
 135 #define portASPEN_AND_LSPEN_BITS                        ( 0x3UL << 30UL )\r
 136 \r
 137 /* Constants required to set up the initial stack. */\r
 138 #define portINITIAL_XPSR                                        ( 0x01000000 )\r
 139 #define portINITIAL_EXEC_RETURN                         ( 0xfffffffd )\r
 140 \r
 141 /* The systick is a 24-bit counter. */\r
 142 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 143 \r
 144 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 145 occurred while the SysTick counter is stopped during tickless idle\r
 146 calculations. */\r
 147 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 148 \r
 149 \r
 150 /* Each task maintains its own interrupt status in the critical nesting\r
 151 variable. */\r
 152 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 153 \r
 154 /*\r
 155  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 156  * file is weak to allow application writers to change the timer used to\r
 157  * generate the tick interrupt.\r
 158  */\r
 159 void vPortSetupTimerInterrupt( void );\r
 160 \r
 161 /*\r
 162  * Exception handlers.\r
 163  */\r
 164 void xPortSysTickHandler( void );\r
 165 \r
 166 /*\r
 167  * Start first task is a separate function so it can be tested in isolation.\r
 168  */\r
 169 extern void vPortStartFirstTask( void );\r
 170 \r
 171 /*\r
 172  * Turn the VFP on.\r
 173  */\r
 174 extern void vPortEnableVFP( void );\r
 175 \r
 176 /*\r
 177  * Used to catch tasks that attempt to return from their implementing function.\r
 178  */\r
 179 static void prvTaskExitError( void );\r
 180 \r
 181 /*-----------------------------------------------------------*/\r
 182 \r
 183 /*\r
 184  * The number of SysTick increments that make up one tick period.\r
 185  */\r
 186 #if configUSE_TICKLESS_IDLE == 1\r
 187         static uint32_t ulTimerCountsForOneTick = 0;\r
 188 #endif /* configUSE_TICKLESS_IDLE */\r
 189 \r
 190 /*\r
 191  * The maximum number of tick periods that can be suppressed is limited by the\r
 192  * 24 bit resolution of the SysTick timer.\r
 193  */\r
 194 #if configUSE_TICKLESS_IDLE == 1\r
 195         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 196 #endif /* configUSE_TICKLESS_IDLE */\r
 197 \r
 198 /*\r
 199  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 200  * power functionality only.\r
 201  */\r
 202 #if configUSE_TICKLESS_IDLE == 1\r
 203         static uint32_t ulStoppedTimerCompensation = 0;\r
 204 #endif /* configUSE_TICKLESS_IDLE */\r
 205 \r
 206 /*\r
 207  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 208  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 209  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 210  */\r
 211 #if ( configASSERT_DEFINED == 1 )\r
 212          static uint8_t ucMaxSysCallPriority = 0;\r
 213          static uint32_t ulMaxPRIGROUPValue = 0;\r
 214          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( const volatile uint8_t * const ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 215 #endif /* configASSERT_DEFINED */\r
 216 \r
 217 /*-----------------------------------------------------------*/\r
 218 \r
 219 /*\r
 220  * See header file for description.\r
 221  */\r
 222 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 223 {\r
 224         /* Simulate the stack frame as it would be created by a context switch\r
 225         interrupt. */\r
 226 \r
 227         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 228         of interrupts, and to ensure alignment. */\r
 229         pxTopOfStack--;\r
 230 \r
 231         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 232         pxTopOfStack--;\r
 233         *pxTopOfStack = ( StackType_t ) pxCode; /* PC */\r
 234         pxTopOfStack--;\r
 235         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 236 \r
 237         /* Save code space by skipping register initialisation. */\r
 238         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 239         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 240 \r
 241         /* A save method is being used that requires each task to maintain its\r
 242         own exec return value. */\r
 243         pxTopOfStack--;\r
 244         *pxTopOfStack = portINITIAL_EXEC_RETURN;\r
 245 \r
 246         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 247 \r
 248         return pxTopOfStack;\r
 249 }\r
 250 /*-----------------------------------------------------------*/\r
 251 \r
 252 static void prvTaskExitError( void )\r
 253 {\r
 254         /* A function that implements a task must not exit or attempt to return to\r
 255         its caller as there is nothing to return to.  If a task wants to exit it\r
 256         should instead call vTaskDelete( NULL ).\r
 257 \r
 258         Artificially force an assert() to be triggered if configASSERT() is\r
 259         defined, then stop here so application writers can catch the error. */\r
 260         configASSERT( uxCriticalNesting == ~0UL );\r
 261         portDISABLE_INTERRUPTS();\r
 262         for( ;; );\r
 263 }\r
 264 /*-----------------------------------------------------------*/\r
 265 \r
 266 /*\r
 267  * See header file for description.\r
 268  */\r
 269 BaseType_t xPortStartScheduler( void )\r
 270 {\r
 271         /* configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.\r
 272         See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html */\r
 273         configASSERT( configMAX_SYSCALL_INTERRUPT_PRIORITY );\r
 274 \r
 275         /* This port can be used on all revisions of the Cortex-M7 core other than\r
 276         the r0p1 parts.  r0p1 parts should use the port from the\r
 277         /source/portable/GCC/ARM_CM7/r0p1 directory. */\r
 278         configASSERT( portCPUID != portCORTEX_M7_r0p1_ID );\r
 279         configASSERT( portCPUID != portCORTEX_M7_r0p0_ID );\r
 280 \r
 281         #if( configASSERT_DEFINED == 1 )\r
 282         {\r
 283                 volatile uint32_t ulOriginalPriority;\r
 284                 volatile uint8_t * const pucFirstUserPriorityRegister = ( volatile uint8_t * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 285                 volatile uint8_t ucMaxPriorityValue;\r
 286 \r
 287                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 288                 functions can be called.  ISR safe functions are those that end in\r
 289                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 290                 ensure interrupt entry is as fast and simple as possible.\r
 291 \r
 292                 Save the interrupt priority value that is about to be clobbered. */\r
 293                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 294 \r
 295                 /* Determine the number of priority bits available.  First write to all\r
 296                 possible bits. */\r
 297                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 298 \r
 299                 /* Read the value back to see how many bits stuck. */\r
 300                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 301 \r
 302                 /* Use the same mask on the maximum system call priority. */\r
 303                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 304 \r
 305                 /* Calculate the maximum acceptable priority group value for the number\r
 306                 of bits read back. */\r
 307                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 308                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 309                 {\r
 310                         ulMaxPRIGROUPValue--;\r
 311                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 312                 }\r
 313 \r
 314                 /* Shift the priority group value back to its position within the AIRCR\r
 315                 register. */\r
 316                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 317                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 318 \r
 319                 /* Restore the clobbered interrupt priority register to its original\r
 320                 value. */\r
 321                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 322         }\r
 323         #endif /* conifgASSERT_DEFINED */\r
 324 \r
 325         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 326         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 327         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 328 \r
 329         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 330         here already. */\r
 331         vPortSetupTimerInterrupt();\r
 332 \r
 333         /* Initialise the critical nesting count ready for the first task. */\r
 334         uxCriticalNesting = 0;\r
 335 \r
 336         /* Ensure the VFP is enabled - it should be anyway. */\r
 337         vPortEnableVFP();\r
 338 \r
 339         /* Lazy save always. */\r
 340         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 341 \r
 342         /* Start the first task. */\r
 343         vPortStartFirstTask();\r
 344 \r
 345         /* Should not get here! */\r
 346         return 0;\r
 347 }\r
 348 /*-----------------------------------------------------------*/\r
 349 \r
 350 void vPortEndScheduler( void )\r
 351 {\r
 352         /* Not implemented in ports where there is nothing to return to.\r
 353         Artificially force an assert. */\r
 354         configASSERT( uxCriticalNesting == 1000UL );\r
 355 }\r
 356 /*-----------------------------------------------------------*/\r
 357 \r
 358 void vPortEnterCritical( void )\r
 359 {\r
 360         portDISABLE_INTERRUPTS();\r
 361         uxCriticalNesting++;\r
 362 \r
 363         /* This is not the interrupt safe version of the enter critical function so\r
 364         assert() if it is being called from an interrupt context.  Only API\r
 365         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 366         the critical nesting count is 1 to protect against recursive calls if the\r
 367         assert function also uses a critical section. */\r
 368         if( uxCriticalNesting == 1 )\r
 369         {\r
 370                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 371         }\r
 372 }\r
 373 /*-----------------------------------------------------------*/\r
 374 \r
 375 void vPortExitCritical( void )\r
 376 {\r
 377         configASSERT( uxCriticalNesting );\r
 378         uxCriticalNesting--;\r
 379         if( uxCriticalNesting == 0 )\r
 380         {\r
 381                 portENABLE_INTERRUPTS();\r
 382         }\r
 383 }\r
 384 /*-----------------------------------------------------------*/\r
 385 \r
 386 void xPortSysTickHandler( void )\r
 387 {\r
 388         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 389         executes all interrupts must be unmasked.  There is therefore no need to\r
 390         save and then restore the interrupt mask value as its value is already\r
 391         known. */\r
 392         portDISABLE_INTERRUPTS();\r
 393         {\r
 394                 /* Increment the RTOS tick. */\r
 395                 if( xTaskIncrementTick() != pdFALSE )\r
 396                 {\r
 397                         /* A context switch is required.  Context switching is performed in\r
 398                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 399                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 400                 }\r
 401         }\r
 402         portENABLE_INTERRUPTS();\r
 403 }\r
 404 /*-----------------------------------------------------------*/\r
 405 \r
 406 #if configUSE_TICKLESS_IDLE == 1\r
 407 \r
 408         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 409         {\r
 410         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 411         TickType_t xModifiableIdleTime;\r
 412 \r
 413                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 414                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 415                 {\r
 416                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 417                 }\r
 418 \r
 419                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 420                 is accounted for as best it can be, but using the tickless mode will\r
 421                 inevitably result in some tiny drift of the time maintained by the\r
 422                 kernel with respect to calendar time. */\r
 423                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 424 \r
 425                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 426                 tick periods.  -1 is used because this code will execute part way\r
 427                 through one of the tick periods. */\r
 428                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 429                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 430                 {\r
 431                         ulReloadValue -= ulStoppedTimerCompensation;\r
 432                 }\r
 433 \r
 434                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 435                 method as that will mask interrupts that should exit sleep mode. */\r
 436                 __disable_interrupt();\r
 437 \r
 438                 /* If a context switch is pending or a task is waiting for the scheduler\r
 439                 to be unsuspended then abandon the low power entry. */\r
 440                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 441                 {\r
 442                         /* Restart from whatever is left in the count register to complete\r
 443                         this tick period. */\r
 444                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 445 \r
 446                         /* Restart SysTick. */\r
 447                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 448 \r
 449                         /* Reset the reload register to the value required for normal tick\r
 450                         periods. */\r
 451                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 452 \r
 453                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 454                         call above. */\r
 455                         __enable_interrupt();\r
 456                 }\r
 457                 else\r
 458                 {\r
 459                         /* Set the new reload value. */\r
 460                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 461 \r
 462                         /* Clear the SysTick count flag and set the count value back to\r
 463                         zero. */\r
 464                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 465 \r
 466                         /* Restart SysTick. */\r
 467                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 468 \r
 469                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 470                         set its parameter to 0 to indicate that its implementation contains\r
 471                         its own wait for interrupt or wait for event instruction, and so wfi\r
 472                         should not be executed again.  However, the original expected idle\r
 473                         time variable must remain unmodified, so a copy is taken. */\r
 474                         xModifiableIdleTime = xExpectedIdleTime;\r
 475                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 476                         if( xModifiableIdleTime > 0 )\r
 477                         {\r
 478                                 __DSB();\r
 479                                 __WFI();\r
 480                                 __ISB();\r
 481                         }\r
 482                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 483 \r
 484                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 485                         accounted for as best it can be, but using the tickless mode will\r
 486                         inevitably result in some tiny drift of the time maintained by the\r
 487                         kernel with respect to calendar time. */\r
 488                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 489                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 490 \r
 491                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 492                         call above. */\r
 493                         __enable_interrupt();\r
 494 \r
 495                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 496                         {\r
 497                                 uint32_t ulCalculatedLoadValue;\r
 498 \r
 499                                 /* The tick interrupt has already executed, and the SysTick\r
 500                                 count reloaded with ulReloadValue.  Reset the\r
 501                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 502                                 period. */\r
 503                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 504 \r
 505                                 /* Don't allow a tiny value, or values that have somehow\r
 506                                 underflowed because the post sleep hook did something\r
 507                                 that took too long. */\r
 508                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 509                                 {\r
 510                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 511                                 }\r
 512 \r
 513                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 514 \r
 515                                 /* The tick interrupt handler will already have pended the tick\r
 516                                 processing in the kernel.  As the pending tick will be\r
 517                                 processed as soon as this function exits, the tick value\r
 518                                 maintained by the tick is stepped forward by one less than the\r
 519                                 time spent waiting. */\r
 520                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 521                         }\r
 522                         else\r
 523                         {\r
 524                                 /* Something other than the tick interrupt ended the sleep.\r
 525                                 Work out how long the sleep lasted rounded to complete tick\r
 526                                 periods (not the ulReload value which accounted for part\r
 527                                 ticks). */\r
 528                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 529 \r
 530                                 /* How many complete tick periods passed while the processor\r
 531                                 was waiting? */\r
 532                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 533 \r
 534                                 /* The reload value is set to whatever fraction of a single tick\r
 535                                 period remains. */\r
 536                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 537                         }\r
 538 \r
 539                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 540                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 541                         value.  The critical section is used to ensure the tick interrupt\r
 542                         can only execute once in the case that the reload register is near\r
 543                         zero. */\r
 544                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 545                         portENTER_CRITICAL();\r
 546                         {\r
 547                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 548                                 vTaskStepTick( ulCompleteTickPeriods );\r
 549                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 550                         }\r
 551                         portEXIT_CRITICAL();\r
 552                 }\r
 553         }\r
 554 \r
 555 #endif /* #if configUSE_TICKLESS_IDLE */\r
 556 /*-----------------------------------------------------------*/\r
 557 \r
 558 /*\r
 559  * Setup the systick timer to generate the tick interrupts at the required\r
 560  * frequency.\r
 561  */\r
 562 __weak void vPortSetupTimerInterrupt( void )\r
 563 {\r
 564         /* Calculate the constants required to configure the tick interrupt. */\r
 565         #if( configUSE_TICKLESS_IDLE == 1 )\r
 566         {\r
 567                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 568                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 569                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 570         }\r
 571         #endif /* configUSE_TICKLESS_IDLE */\r
 572 \r
 573         /* Configure SysTick to interrupt at the requested rate. */\r
 574         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 575         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 576 }\r
 577 /*-----------------------------------------------------------*/\r
 578 \r
 579 #if( configASSERT_DEFINED == 1 )\r
 580 \r
 581         void vPortValidateInterruptPriority( void )\r
 582         {\r
 583         uint32_t ulCurrentInterrupt;\r
 584         uint8_t ucCurrentPriority;\r
 585 \r
 586                 /* Obtain the number of the currently executing interrupt. */\r
 587                 __asm volatile( "mrs %0, ipsr" : "=r"( ulCurrentInterrupt ) );\r
 588 \r
 589                 /* Is the interrupt number a user defined interrupt? */\r
 590                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 591                 {\r
 592                         /* Look up the interrupt's priority. */\r
 593                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 594 \r
 595                         /* The following assertion will fail if a service routine (ISR) for\r
 596                         an interrupt that has been assigned a priority above\r
 597                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 598                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 599                         from interrupts that have been assigned a priority at or below\r
 600                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 601 \r
 602                         Numerically low interrupt priority numbers represent logically high\r
 603                         interrupt priorities, therefore the priority of the interrupt must\r
 604                         be set to a value equal to or numerically *higher* than\r
 605                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 606 \r
 607                         Interrupts that use the FreeRTOS API must not be left at their\r
 608                         default priority of     zero as that is the highest possible priority,\r
 609                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 610                         and     therefore also guaranteed to be invalid.\r
 611 \r
 612                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 613                         interrupt entry is as fast and simple as possible.\r
 614 \r
 615                         The following links provide detailed information:\r
 616                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 617                         http://www.freertos.org/FAQHelp.html */\r
 618                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 619                 }\r
 620 \r
 621                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 622                 that define each interrupt's priority to be split between bits that\r
 623                 define the interrupt's pre-emption priority bits and bits that define\r
 624                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 625                 to be pre-emption priority bits.  The following assertion will fail if\r
 626                 this is not the case (if some bits represent a sub-priority).\r
 627 \r
 628                 If the application only uses CMSIS libraries for interrupt\r
 629                 configuration then the correct setting can be achieved on all Cortex-M\r
 630                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 631                 scheduler.  Note however that some vendor specific peripheral libraries\r
 632                 assume a non-zero priority group setting, in which cases using a value\r
 633                 of zero will result in unpredicable behaviour. */\r
 634                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 635         }\r
 636 \r
 637 #endif /* configASSERT_DEFINED */\r
 638 \r
 639 \r
 640 \r
 641 \r
 642 \r
 643 \r
 644 \r
 645 \r
 646 \r
 647 \r
 648 \r
 649 \r
 650 \r
 651 \r
 652 \r
 653 \r
 654 \r
 655 \r
 656 \r
 657 \r
 658 \r