git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/ARM_CM4F/port.c

   1 /*\r
   2     FreeRTOS V8.1.2 - Copyright (C) 2014 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS provides completely free yet professionally developed,    *\r
  10      *    robust, strictly quality controlled, supported, and cross          *\r
  11      *    platform software that has become a de facto standard.             *\r
  12      *                                                                       *\r
  13      *    Help yourself get started quickly and support the FreeRTOS         *\r
  14      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  15      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  16      *                                                                       *\r
  17      *    Thank you!                                                         *\r
  18      *                                                                       *\r
  19     ***************************************************************************\r
  20 \r
  21     This file is part of the FreeRTOS distribution.\r
  22 \r
  23     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  24     the terms of the GNU General Public License (version 2) as published by the\r
  25     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  26 \r
  27     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  28     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  29     >>!   obliged to provide the source code for proprietary components     !<<\r
  30     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  31 \r
  32     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  33     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  34     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  35     link: http://www.freertos.org/a00114.html\r
  36 \r
  37     1 tab == 4 spaces!\r
  38 \r
  39     ***************************************************************************\r
  40      *                                                                       *\r
  41      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  42      *    not run, what could be wrong?"                                     *\r
  43      *                                                                       *\r
  44      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  49     license and Real Time Engineers Ltd. contact details.\r
  50 \r
  51     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  52     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  53     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  54 \r
  55     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  56     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  57     licenses offer ticketed support, indemnification and middleware.\r
  58 \r
  59     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  60     engineered and independently SIL3 certified version for use in safety and\r
  61     mission critical applications that require provable dependability.\r
  62 \r
  63     1 tab == 4 spaces!\r
  64 */\r
  65 \r
  66 /*-----------------------------------------------------------\r
  67  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  68  *----------------------------------------------------------*/\r
  69 \r
  70 /* Compiler includes. */\r
  71 #include <intrinsics.h>\r
  72 \r
  73 /* Scheduler includes. */\r
  74 #include "FreeRTOS.h"\r
  75 #include "task.h"\r
  76 \r
  77 #ifndef __ARMVFP__\r
  78         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  79 #endif\r
  80 \r
  81 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  82         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  83 #endif\r
  84 \r
  85 #ifndef configSYSTICK_CLOCK_HZ\r
  86         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  87         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  88         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  89 #else\r
  90         /* The way the SysTick is clocked is not modified in case it is not the same\r
  91         as the core. */\r
  92         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  93 #endif\r
  94 \r
  95 /* Constants required to manipulate the core.  Registers first... */\r
  96 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
  97 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
  98 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
  99 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 100 /* ...then bits in the registers. */\r
 101 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 102 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 103 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 104 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 105 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 106 \r
 107 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 108 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 109 \r
 110 /* Constants required to check the validity of an interrupt priority. */\r
 111 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 112 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 113 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 114 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 115 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 116 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 117 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 118 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 119 \r
 120 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 121 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 122 \r
 123 /* Constants required to manipulate the VFP. */\r
 124 #define portFPCCR                                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
 125 #define portASPEN_AND_LSPEN_BITS                        ( 0x3UL << 30UL )\r
 126 \r
 127 /* Constants required to set up the initial stack. */\r
 128 #define portINITIAL_XPSR                                        ( 0x01000000 )\r
 129 #define portINITIAL_EXEC_RETURN                         ( 0xfffffffd )\r
 130 \r
 131 /* The systick is a 24-bit counter. */\r
 132 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 133 \r
 134 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 135 occurred while the SysTick counter is stopped during tickless idle\r
 136 calculations. */\r
 137 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 138 \r
 139 \r
 140 /* Each task maintains its own interrupt status in the critical nesting\r
 141 variable. */\r
 142 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 143 \r
 144 /*\r
 145  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 146  * file is weak to allow application writers to change the timer used to\r
 147  * generate the tick interrupt.\r
 148  */\r
 149 void vPortSetupTimerInterrupt( void );\r
 150 \r
 151 /*\r
 152  * Exception handlers.\r
 153  */\r
 154 void xPortSysTickHandler( void );\r
 155 \r
 156 /*\r
 157  * Start first task is a separate function so it can be tested in isolation.\r
 158  */\r
 159 extern void vPortStartFirstTask( void );\r
 160 \r
 161 /*\r
 162  * Turn the VFP on.\r
 163  */\r
 164 extern void vPortEnableVFP( void );\r
 165 \r
 166 /*\r
 167  * Used to catch tasks that attempt to return from their implementing function.\r
 168  */\r
 169 static void prvTaskExitError( void );\r
 170 \r
 171 /*-----------------------------------------------------------*/\r
 172 \r
 173 /*\r
 174  * The number of SysTick increments that make up one tick period.\r
 175  */\r
 176 #if configUSE_TICKLESS_IDLE == 1\r
 177         static uint32_t ulTimerCountsForOneTick = 0;\r
 178 #endif /* configUSE_TICKLESS_IDLE */\r
 179 \r
 180 /*\r
 181  * The maximum number of tick periods that can be suppressed is limited by the\r
 182  * 24 bit resolution of the SysTick timer.\r
 183  */\r
 184 #if configUSE_TICKLESS_IDLE == 1\r
 185         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 186 #endif /* configUSE_TICKLESS_IDLE */\r
 187 \r
 188 /*\r
 189  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 190  * power functionality only.\r
 191  */\r
 192 #if configUSE_TICKLESS_IDLE == 1\r
 193         static uint32_t ulStoppedTimerCompensation = 0;\r
 194 #endif /* configUSE_TICKLESS_IDLE */\r
 195 \r
 196 /*\r
 197  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 198  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 199  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 200  */\r
 201 #if ( configASSERT_DEFINED == 1 )\r
 202          static uint8_t ucMaxSysCallPriority = 0;\r
 203          static uint32_t ulMaxPRIGROUPValue = 0;\r
 204          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( const volatile uint8_t * const ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 205 #endif /* configASSERT_DEFINED */\r
 206 \r
 207 /*-----------------------------------------------------------*/\r
 208 \r
 209 /*\r
 210  * See header file for description.\r
 211  */\r
 212 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 213 {\r
 214         /* Simulate the stack frame as it would be created by a context switch\r
 215         interrupt. */\r
 216 \r
 217         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 218         of interrupts, and to ensure alignment. */\r
 219         pxTopOfStack--;\r
 220 \r
 221         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 222         pxTopOfStack--;\r
 223         *pxTopOfStack = ( StackType_t ) pxCode; /* PC */\r
 224         pxTopOfStack--;\r
 225         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 226 \r
 227         /* Save code space by skipping register initialisation. */\r
 228         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 229         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 230 \r
 231         /* A save method is being used that requires each task to maintain its\r
 232         own exec return value. */\r
 233         pxTopOfStack--;\r
 234         *pxTopOfStack = portINITIAL_EXEC_RETURN;\r
 235 \r
 236         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 237 \r
 238         return pxTopOfStack;\r
 239 }\r
 240 /*-----------------------------------------------------------*/\r
 241 \r
 242 static void prvTaskExitError( void )\r
 243 {\r
 244         /* A function that implements a task must not exit or attempt to return to\r
 245         its caller as there is nothing to return to.  If a task wants to exit it\r
 246         should instead call vTaskDelete( NULL ).\r
 247 \r
 248         Artificially force an assert() to be triggered if configASSERT() is\r
 249         defined, then stop here so application writers can catch the error. */\r
 250         configASSERT( uxCriticalNesting == ~0UL );\r
 251         portDISABLE_INTERRUPTS();\r
 252         for( ;; );\r
 253 }\r
 254 /*-----------------------------------------------------------*/\r
 255 \r
 256 /*\r
 257  * See header file for description.\r
 258  */\r
 259 BaseType_t xPortStartScheduler( void )\r
 260 {\r
 261         #if( configASSERT_DEFINED == 1 )\r
 262         {\r
 263                 volatile uint32_t ulOriginalPriority;\r
 264                 volatile uint8_t * const pucFirstUserPriorityRegister = ( volatile uint8_t * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 265                 volatile uint8_t ucMaxPriorityValue;\r
 266 \r
 267                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 268                 functions can be called.  ISR safe functions are those that end in\r
 269                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 270                 ensure interrupt entry is as fast and simple as possible.\r
 271 \r
 272                 Save the interrupt priority value that is about to be clobbered. */\r
 273                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 274 \r
 275                 /* Determine the number of priority bits available.  First write to all\r
 276                 possible bits. */\r
 277                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 278 \r
 279                 /* Read the value back to see how many bits stuck. */\r
 280                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 281 \r
 282                 /* Use the same mask on the maximum system call priority. */\r
 283                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 284 \r
 285                 /* Calculate the maximum acceptable priority group value for the number\r
 286                 of bits read back. */\r
 287                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 288                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 289                 {\r
 290                         ulMaxPRIGROUPValue--;\r
 291                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 292                 }\r
 293 \r
 294                 /* Shift the priority group value back to its position within the AIRCR\r
 295                 register. */\r
 296                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 297                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 298 \r
 299                 /* Restore the clobbered interrupt priority register to its original\r
 300                 value. */\r
 301                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 302         }\r
 303         #endif /* conifgASSERT_DEFINED */\r
 304 \r
 305         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 306         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 307         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 308 \r
 309         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 310         here already. */\r
 311         vPortSetupTimerInterrupt();\r
 312 \r
 313         /* Initialise the critical nesting count ready for the first task. */\r
 314         uxCriticalNesting = 0;\r
 315 \r
 316         /* Ensure the VFP is enabled - it should be anyway. */\r
 317         vPortEnableVFP();\r
 318 \r
 319         /* Lazy save always. */\r
 320         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 321 \r
 322         /* Start the first task. */\r
 323         vPortStartFirstTask();\r
 324 \r
 325         /* Should not get here! */\r
 326         return 0;\r
 327 }\r
 328 /*-----------------------------------------------------------*/\r
 329 \r
 330 void vPortEndScheduler( void )\r
 331 {\r
 332         /* Not implemented in ports where there is nothing to return to.\r
 333         Artificially force an assert. */\r
 334         configASSERT( uxCriticalNesting == 1000UL );\r
 335 }\r
 336 /*-----------------------------------------------------------*/\r
 337 \r
 338 void vPortEnterCritical( void )\r
 339 {\r
 340         portDISABLE_INTERRUPTS();\r
 341         uxCriticalNesting++;\r
 342 \r
 343         /* This is not the interrupt safe version of the enter critical function so\r
 344         assert() if it is being called from an interrupt context.  Only API\r
 345         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 346         the critical nesting count is 1 to protect against recursive calls if the\r
 347         assert function also uses a critical section. */\r
 348         if( uxCriticalNesting == 1 )\r
 349         {\r
 350                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 351         }\r
 352 }\r
 353 /*-----------------------------------------------------------*/\r
 354 \r
 355 void vPortExitCritical( void )\r
 356 {\r
 357         configASSERT( uxCriticalNesting );\r
 358         uxCriticalNesting--;\r
 359         if( uxCriticalNesting == 0 )\r
 360         {\r
 361                 portENABLE_INTERRUPTS();\r
 362         }\r
 363 }\r
 364 /*-----------------------------------------------------------*/\r
 365 \r
 366 void xPortSysTickHandler( void )\r
 367 {\r
 368         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 369         executes all interrupts must be unmasked.  There is therefore no need to\r
 370         save and then restore the interrupt mask value as its value is already\r
 371         known. */\r
 372         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 373         {\r
 374                 /* Increment the RTOS tick. */\r
 375                 if( xTaskIncrementTick() != pdFALSE )\r
 376                 {\r
 377                         /* A context switch is required.  Context switching is performed in\r
 378                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 379                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 380                 }\r
 381         }\r
 382         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 383 }\r
 384 /*-----------------------------------------------------------*/\r
 385 \r
 386 #if configUSE_TICKLESS_IDLE == 1\r
 387 \r
 388         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 389         {\r
 390         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 391         TickType_t xModifiableIdleTime;\r
 392 \r
 393                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 394                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 395                 {\r
 396                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 397                 }\r
 398 \r
 399                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 400                 is accounted for as best it can be, but using the tickless mode will\r
 401                 inevitably result in some tiny drift of the time maintained by the\r
 402                 kernel with respect to calendar time. */\r
 403                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 404 \r
 405                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 406                 tick periods.  -1 is used because this code will execute part way\r
 407                 through one of the tick periods. */\r
 408                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 409                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 410                 {\r
 411                         ulReloadValue -= ulStoppedTimerCompensation;\r
 412                 }\r
 413 \r
 414                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 415                 method as that will mask interrupts that should exit sleep mode. */\r
 416                 __disable_interrupt();\r
 417 \r
 418                 /* If a context switch is pending or a task is waiting for the scheduler\r
 419                 to be unsuspended then abandon the low power entry. */\r
 420                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 421                 {\r
 422                         /* Restart from whatever is left in the count register to complete\r
 423                         this tick period. */\r
 424                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 425 \r
 426                         /* Restart SysTick. */\r
 427                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 428 \r
 429                         /* Reset the reload register to the value required for normal tick\r
 430                         periods. */\r
 431                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 432 \r
 433                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 434                         call above. */\r
 435                         __enable_interrupt();\r
 436                 }\r
 437                 else\r
 438                 {\r
 439                         /* Set the new reload value. */\r
 440                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 441 \r
 442                         /* Clear the SysTick count flag and set the count value back to\r
 443                         zero. */\r
 444                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 445 \r
 446                         /* Restart SysTick. */\r
 447                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 448 \r
 449                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 450                         set its parameter to 0 to indicate that its implementation contains\r
 451                         its own wait for interrupt or wait for event instruction, and so wfi\r
 452                         should not be executed again.  However, the original expected idle\r
 453                         time variable must remain unmodified, so a copy is taken. */\r
 454                         xModifiableIdleTime = xExpectedIdleTime;\r
 455                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 456                         if( xModifiableIdleTime > 0 )\r
 457                         {\r
 458                                 __DSB();\r
 459                                 __WFI();\r
 460                                 __ISB();\r
 461                         }\r
 462                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 463 \r
 464                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 465                         accounted for as best it can be, but using the tickless mode will\r
 466                         inevitably result in some tiny drift of the time maintained by the\r
 467                         kernel with respect to calendar time. */\r
 468                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 469                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 470 \r
 471                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 472                         call above. */\r
 473                         __enable_interrupt();\r
 474 \r
 475                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 476                         {\r
 477                                 uint32_t ulCalculatedLoadValue;\r
 478 \r
 479                                 /* The tick interrupt has already executed, and the SysTick\r
 480                                 count reloaded with ulReloadValue.  Reset the\r
 481                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 482                                 period. */\r
 483                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 484 \r
 485                                 /* Don't allow a tiny value, or values that have somehow\r
 486                                 underflowed because the post sleep hook did something\r
 487                                 that took too long. */\r
 488                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 489                                 {\r
 490                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 491                                 }\r
 492 \r
 493                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 494 \r
 495                                 /* The tick interrupt handler will already have pended the tick\r
 496                                 processing in the kernel.  As the pending tick will be\r
 497                                 processed as soon as this function exits, the tick value\r
 498                                 maintained by the tick is stepped forward by one less than the\r
 499                                 time spent waiting. */\r
 500                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 501                         }\r
 502                         else\r
 503                         {\r
 504                                 /* Something other than the tick interrupt ended the sleep.\r
 505                                 Work out how long the sleep lasted rounded to complete tick\r
 506                                 periods (not the ulReload value which accounted for part\r
 507                                 ticks). */\r
 508                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 509 \r
 510                                 /* How many complete tick periods passed while the processor\r
 511                                 was waiting? */\r
 512                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 513 \r
 514                                 /* The reload value is set to whatever fraction of a single tick\r
 515                                 period remains. */\r
 516                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1 ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 517                         }\r
 518 \r
 519                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 520                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 521                         value.  The critical section is used to ensure the tick interrupt\r
 522                         can only execute once in the case that the reload register is near\r
 523                         zero. */\r
 524                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 525                         portENTER_CRITICAL();\r
 526                         {\r
 527                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 528                                 vTaskStepTick( ulCompleteTickPeriods );\r
 529                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 530                         }\r
 531                         portEXIT_CRITICAL();\r
 532                 }\r
 533         }\r
 534 \r
 535 #endif /* #if configUSE_TICKLESS_IDLE */\r
 536 /*-----------------------------------------------------------*/\r
 537 \r
 538 /*\r
 539  * Setup the systick timer to generate the tick interrupts at the required\r
 540  * frequency.\r
 541  */\r
 542 __weak void vPortSetupTimerInterrupt( void )\r
 543 {\r
 544         /* Calculate the constants required to configure the tick interrupt. */\r
 545         #if configUSE_TICKLESS_IDLE == 1\r
 546         {\r
 547                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 548                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 549                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 550         }\r
 551         #endif /* configUSE_TICKLESS_IDLE */\r
 552 \r
 553         /* Configure SysTick to interrupt at the requested rate. */\r
 554         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 555         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 556 }\r
 557 /*-----------------------------------------------------------*/\r
 558 \r
 559 #if( configASSERT_DEFINED == 1 )\r
 560 \r
 561         void vPortValidateInterruptPriority( void )\r
 562         {\r
 563         uint32_t ulCurrentInterrupt;\r
 564         uint8_t ucCurrentPriority;\r
 565 \r
 566                 /* Obtain the number of the currently executing interrupt. */\r
 567                 __asm volatile( "mrs %0, ipsr" : "=r"( ulCurrentInterrupt ) );\r
 568 \r
 569                 /* Is the interrupt number a user defined interrupt? */\r
 570                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 571                 {\r
 572                         /* Look up the interrupt's priority. */\r
 573                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 574 \r
 575                         /* The following assertion will fail if a service routine (ISR) for\r
 576                         an interrupt that has been assigned a priority above\r
 577                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 578                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 579                         from interrupts that have been assigned a priority at or below\r
 580                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 581 \r
 582                         Numerically low interrupt priority numbers represent logically high\r
 583                         interrupt priorities, therefore the priority of the interrupt must\r
 584                         be set to a value equal to or numerically *higher* than\r
 585                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 586 \r
 587                         Interrupts that use the FreeRTOS API must not be left at their\r
 588                         default priority of     zero as that is the highest possible priority,\r
 589                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 590                         and     therefore also guaranteed to be invalid.\r
 591 \r
 592                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 593                         interrupt entry is as fast and simple as possible.\r
 594 \r
 595                         The following links provide detailed information:\r
 596                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 597                         http://www.freertos.org/FAQHelp.html */\r
 598                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 599                 }\r
 600 \r
 601                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 602                 that define each interrupt's priority to be split between bits that\r
 603                 define the interrupt's pre-emption priority bits and bits that define\r
 604                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 605                 to be pre-emption priority bits.  The following assertion will fail if\r
 606                 this is not the case (if some bits represent a sub-priority).\r
 607 \r
 608                 If the application only uses CMSIS libraries for interrupt\r
 609                 configuration then the correct setting can be achieved on all Cortex-M\r
 610                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 611                 scheduler.  Note however that some vendor specific peripheral libraries\r
 612                 assume a non-zero priority group setting, in which cases using a value\r
 613                 of zero will result in unpredicable behaviour. */\r
 614                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 615         }\r
 616 \r
 617 #endif /* configASSERT_DEFINED */\r
 618 \r
 619 \r
 620 \r
 621 \r
 622 \r
 623 \r
 624 \r
 625 \r
 626 \r
 627 \r
 628 \r
 629 \r
 630 \r
 631 \r
 632 \r
 633 \r
 634 \r
 635 \r
 636 \r
 637 \r
 638 \r