git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/ARM_CM4F/portasm.s

   1 /*\r
   2  * FreeRTOS Kernel V10.0.1\r
   3  * Copyright (C) 2017 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software.\r
  14  *\r
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  21  *\r
  22  * http://www.FreeRTOS.org\r
  23  * http://aws.amazon.com/freertos\r
  24  *\r
  25  * 1 tab == 4 spaces!\r
  26  */\r
  27 \r
  28 #include <FreeRTOSConfig.h>\r
  29 \r
  30         RSEG    CODE:CODE(2)\r
  31         thumb\r
  32 \r
  33         EXTERN pxCurrentTCB\r
  34         EXTERN vTaskSwitchContext\r
  35 \r
  36         PUBLIC xPortPendSVHandler\r
  37         PUBLIC vPortSVCHandler\r
  38         PUBLIC vPortStartFirstTask\r
  39         PUBLIC vPortEnableVFP\r
  40 \r
  41 \r
  42 /*-----------------------------------------------------------*/\r
  43 \r
  44 xPortPendSVHandler:\r
  45         mrs r0, psp\r
  46         isb\r
  47         /* Get the location of the current TCB. */\r
  48         ldr     r3, =pxCurrentTCB\r
  49         ldr     r2, [r3]\r
  50 \r
  51         /* Is the task using the FPU context?  If so, push high vfp registers. */\r
  52         tst r14, #0x10\r
  53         it eq\r
  54         vstmdbeq r0!, {s16-s31}\r
  55 \r
  56         /* Save the core registers. */\r
  57         stmdb r0!, {r4-r11, r14}\r
  58 \r
  59         /* Save the new top of stack into the first member of the TCB. */\r
  60         str r0, [r2]\r
  61 \r
  62         stmdb sp!, {r0, r3}\r
  63         mov r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
  64         msr basepri, r0\r
  65         dsb\r
  66         isb\r
  67         bl vTaskSwitchContext\r
  68         mov r0, #0\r
  69         msr basepri, r0\r
  70         ldmia sp!, {r0, r3}\r
  71 \r
  72         /* The first item in pxCurrentTCB is the task top of stack. */\r
  73         ldr r1, [r3]\r
  74         ldr r0, [r1]\r
  75 \r
  76         /* Pop the core registers. */\r
  77         ldmia r0!, {r4-r11, r14}\r
  78 \r
  79         /* Is the task using the FPU context?  If so, pop the high vfp registers\r
  80         too. */\r
  81         tst r14, #0x10\r
  82         it eq\r
  83         vldmiaeq r0!, {s16-s31}\r
  84 \r
  85         msr psp, r0\r
  86         isb\r
  87         #ifdef WORKAROUND_PMU_CM001 /* XMC4000 specific errata */\r
  88                 #if WORKAROUND_PMU_CM001 == 1\r
  89                         push { r14 }\r
  90                         pop { pc }\r
  91                 #endif\r
  92         #endif\r
  93 \r
  94         bx r14\r
  95 \r
  96 \r
  97 /*-----------------------------------------------------------*/\r
  98 \r
  99 vPortSVCHandler:\r
 100         /* Get the location of the current TCB. */\r
 101         ldr     r3, =pxCurrentTCB\r
 102         ldr r1, [r3]\r
 103         ldr r0, [r1]\r
 104         /* Pop the core registers. */\r
 105         ldmia r0!, {r4-r11, r14}\r
 106         msr psp, r0\r
 107         isb\r
 108         mov r0, #0\r
 109         msr     basepri, r0\r
 110         bx r14\r
 111 \r
 112 /*-----------------------------------------------------------*/\r
 113 \r
 114 vPortStartFirstTask\r
 115         /* Use the NVIC offset register to locate the stack. */\r
 116         ldr r0, =0xE000ED08\r
 117         ldr r0, [r0]\r
 118         ldr r0, [r0]\r
 119         /* Set the msp back to the start of the stack. */\r
 120         msr msp, r0\r
 121         /* Clear the bit that indicates the FPU is in use in case the FPU was used\r
 122         before the scheduler was started - which would otherwise result in the\r
 123         unnecessary leaving of space in the SVC stack for lazy saving of FPU\r
 124         registers. */\r
 125         mov r0, #0\r
 126         msr control, r0\r
 127         /* Call SVC to start the first task. */\r
 128         cpsie i\r
 129         cpsie f\r
 130         dsb\r
 131         isb\r
 132         svc 0\r
 133 \r
 134 /*-----------------------------------------------------------*/\r
 135 \r
 136 vPortEnableVFP:\r
 137         /* The FPU enable bits are in the CPACR. */\r
 138         ldr.w r0, =0xE000ED88\r
 139         ldr     r1, [r0]\r
 140 \r
 141         /* Enable CP10 and CP11 coprocessors, then save back. */\r
 142         orr     r1, r1, #( 0xf << 20 )\r
 143         str r1, [r0]\r
 144         bx      r14\r
 145 \r
 146 \r
 147 \r
 148         END\r
 149 \r