git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/ARM_CM7/r0p1/port.c

   1 /*\r
   2  * FreeRTOS Kernel V10.0.1\r
   3  * Copyright (C) 2017 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software.\r
  14  *\r
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  21  *\r
  22  * http://www.FreeRTOS.org\r
  23  * http://aws.amazon.com/freertos\r
  24  *\r
  25  * 1 tab == 4 spaces!\r
  26  */\r
  27 \r
  28 /*-----------------------------------------------------------\r
  29  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  30  *----------------------------------------------------------*/\r
  31 \r
  32 /* IAR includes. */\r
  33 #include <intrinsics.h>\r
  34 \r
  35 /* Scheduler includes. */\r
  36 #include "FreeRTOS.h"\r
  37 #include "task.h"\r
  38 \r
  39 #ifndef __ARMVFP__\r
  40         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  41 #endif\r
  42 \r
  43 #if( configMAX_SYSCALL_INTERRUPT_PRIORITY == 0 )\r
  44         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  45 #endif\r
  46 \r
  47 #ifndef configSYSTICK_CLOCK_HZ\r
  48         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  49         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  50         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  51 #else\r
  52         /* The way the SysTick is clocked is not modified in case it is not the same\r
  53         as the core. */\r
  54         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  55 #endif\r
  56 \r
  57 /* Constants required to manipulate the core.  Registers first... */\r
  58 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
  59 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
  60 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
  61 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
  62 /* ...then bits in the registers. */\r
  63 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
  64 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
  65 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
  66 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
  67 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
  68 \r
  69 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
  70 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
  71 \r
  72 /* Constants required to check the validity of an interrupt priority. */\r
  73 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
  74 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
  75 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
  76 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
  77 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
  78 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
  79 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
  80 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
  81 \r
  82 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
  83 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
  84 \r
  85 /* Constants required to manipulate the VFP. */\r
  86 #define portFPCCR                                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
  87 #define portASPEN_AND_LSPEN_BITS                        ( 0x3UL << 30UL )\r
  88 \r
  89 /* Constants required to set up the initial stack. */\r
  90 #define portINITIAL_XPSR                                        ( 0x01000000 )\r
  91 #define portINITIAL_EXC_RETURN                          ( 0xfffffffd )\r
  92 \r
  93 /* The systick is a 24-bit counter. */\r
  94 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
  95 \r
  96 /* A fiddle factor to estimate the number of SysTick counts that would have\r
  97 occurred while the SysTick counter is stopped during tickless idle\r
  98 calculations. */\r
  99 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 100 \r
 101 /* For strict compliance with the Cortex-M spec the task start address should\r
 102 have bit-0 clear, as it is loaded into the PC on exit from an ISR. */\r
 103 #define portSTART_ADDRESS_MASK                          ( ( StackType_t ) 0xfffffffeUL )\r
 104 \r
 105 /*\r
 106  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 107  * file is weak to allow application writers to change the timer used to\r
 108  * generate the tick interrupt.\r
 109  */\r
 110 void vPortSetupTimerInterrupt( void );\r
 111 \r
 112 /*\r
 113  * Exception handlers.\r
 114  */\r
 115 void xPortSysTickHandler( void );\r
 116 \r
 117 /*\r
 118  * Start first task is a separate function so it can be tested in isolation.\r
 119  */\r
 120 extern void vPortStartFirstTask( void );\r
 121 \r
 122 /*\r
 123  * Turn the VFP on.\r
 124  */\r
 125 extern void vPortEnableVFP( void );\r
 126 \r
 127 /*\r
 128  * Used to catch tasks that attempt to return from their implementing function.\r
 129  */\r
 130 static void prvTaskExitError( void );\r
 131 \r
 132 /*-----------------------------------------------------------*/\r
 133 \r
 134 /* Each task maintains its own interrupt status in the critical nesting\r
 135 variable. */\r
 136 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 137 \r
 138 /*\r
 139  * The number of SysTick increments that make up one tick period.\r
 140  */\r
 141 #if( configUSE_TICKLESS_IDLE == 1 )\r
 142         static uint32_t ulTimerCountsForOneTick = 0;\r
 143 #endif /* configUSE_TICKLESS_IDLE */\r
 144 \r
 145 /*\r
 146  * The maximum number of tick periods that can be suppressed is limited by the\r
 147  * 24 bit resolution of the SysTick timer.\r
 148  */\r
 149 #if( configUSE_TICKLESS_IDLE == 1 )\r
 150         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 151 #endif /* configUSE_TICKLESS_IDLE */\r
 152 \r
 153 /*\r
 154  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 155  * power functionality only.\r
 156  */\r
 157 #if( configUSE_TICKLESS_IDLE == 1 )\r
 158         static uint32_t ulStoppedTimerCompensation = 0;\r
 159 #endif /* configUSE_TICKLESS_IDLE */\r
 160 \r
 161 /*\r
 162  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 163  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 164  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 165  */\r
 166 #if( configASSERT_DEFINED == 1 )\r
 167          static uint8_t ucMaxSysCallPriority = 0;\r
 168          static uint32_t ulMaxPRIGROUPValue = 0;\r
 169          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( const volatile uint8_t * const ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 170 #endif /* configASSERT_DEFINED */\r
 171 \r
 172 /*-----------------------------------------------------------*/\r
 173 \r
 174 /*\r
 175  * See header file for description.\r
 176  */\r
 177 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 178 {\r
 179         /* Simulate the stack frame as it would be created by a context switch\r
 180         interrupt. */\r
 181 \r
 182         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 183         of interrupts, and to ensure alignment. */\r
 184         pxTopOfStack--;\r
 185 \r
 186         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 187         pxTopOfStack--;\r
 188         *pxTopOfStack = ( ( StackType_t ) pxCode ) & portSTART_ADDRESS_MASK;    /* PC */\r
 189         pxTopOfStack--;\r
 190         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 191 \r
 192         /* Save code space by skipping register initialisation. */\r
 193         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 194         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 195 \r
 196         /* A save method is being used that requires each task to maintain its\r
 197         own exec return value. */\r
 198         pxTopOfStack--;\r
 199         *pxTopOfStack = portINITIAL_EXC_RETURN;\r
 200 \r
 201         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 202 \r
 203         return pxTopOfStack;\r
 204 }\r
 205 /*-----------------------------------------------------------*/\r
 206 \r
 207 static void prvTaskExitError( void )\r
 208 {\r
 209         /* A function that implements a task must not exit or attempt to return to\r
 210         its caller as there is nothing to return to.  If a task wants to exit it\r
 211         should instead call vTaskDelete( NULL ).\r
 212 \r
 213         Artificially force an assert() to be triggered if configASSERT() is\r
 214         defined, then stop here so application writers can catch the error. */\r
 215         configASSERT( uxCriticalNesting == ~0UL );\r
 216         portDISABLE_INTERRUPTS();\r
 217         for( ;; );\r
 218 }\r
 219 /*-----------------------------------------------------------*/\r
 220 \r
 221 /*\r
 222  * See header file for description.\r
 223  */\r
 224 BaseType_t xPortStartScheduler( void )\r
 225 {\r
 226         /* configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.\r
 227         See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html */\r
 228         configASSERT( configMAX_SYSCALL_INTERRUPT_PRIORITY );\r
 229 \r
 230         #if( configASSERT_DEFINED == 1 )\r
 231         {\r
 232                 volatile uint32_t ulOriginalPriority;\r
 233                 volatile uint8_t * const pucFirstUserPriorityRegister = ( volatile uint8_t * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 234                 volatile uint8_t ucMaxPriorityValue;\r
 235 \r
 236                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 237                 functions can be called.  ISR safe functions are those that end in\r
 238                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 239                 ensure interrupt entry is as fast and simple as possible.\r
 240 \r
 241                 Save the interrupt priority value that is about to be clobbered. */\r
 242                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 243 \r
 244                 /* Determine the number of priority bits available.  First write to all\r
 245                 possible bits. */\r
 246                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 247 \r
 248                 /* Read the value back to see how many bits stuck. */\r
 249                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 250 \r
 251                 /* Use the same mask on the maximum system call priority. */\r
 252                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 253 \r
 254                 /* Calculate the maximum acceptable priority group value for the number\r
 255                 of bits read back. */\r
 256                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 257                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 258                 {\r
 259                         ulMaxPRIGROUPValue--;\r
 260                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 261                 }\r
 262 \r
 263                 #ifdef __NVIC_PRIO_BITS\r
 264                 {\r
 265                         /* Check the CMSIS configuration that defines the number of\r
 266                         priority bits matches the number of priority bits actually queried\r
 267                         from the hardware. */\r
 268                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == __NVIC_PRIO_BITS );\r
 269                 }\r
 270                 #endif\r
 271 \r
 272                 #ifdef configPRIO_BITS\r
 273                 {\r
 274                         /* Check the FreeRTOS configuration that defines the number of\r
 275                         priority bits matches the number of priority bits actually queried\r
 276                         from the hardware. */\r
 277                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == configPRIO_BITS );\r
 278                 }\r
 279                 #endif\r
 280 \r
 281                 /* Shift the priority group value back to its position within the AIRCR\r
 282                 register. */\r
 283                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 284                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 285 \r
 286                 /* Restore the clobbered interrupt priority register to its original\r
 287                 value. */\r
 288                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 289         }\r
 290         #endif /* conifgASSERT_DEFINED */\r
 291 \r
 292         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 293         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 294         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 295 \r
 296         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 297         here already. */\r
 298         vPortSetupTimerInterrupt();\r
 299 \r
 300         /* Initialise the critical nesting count ready for the first task. */\r
 301         uxCriticalNesting = 0;\r
 302 \r
 303         /* Ensure the VFP is enabled - it should be anyway. */\r
 304         vPortEnableVFP();\r
 305 \r
 306         /* Lazy save always. */\r
 307         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 308 \r
 309         /* Start the first task. */\r
 310         vPortStartFirstTask();\r
 311 \r
 312         /* Should not get here! */\r
 313         return 0;\r
 314 }\r
 315 /*-----------------------------------------------------------*/\r
 316 \r
 317 void vPortEndScheduler( void )\r
 318 {\r
 319         /* Not implemented in ports where there is nothing to return to.\r
 320         Artificially force an assert. */\r
 321         configASSERT( uxCriticalNesting == 1000UL );\r
 322 }\r
 323 /*-----------------------------------------------------------*/\r
 324 \r
 325 void vPortEnterCritical( void )\r
 326 {\r
 327         portDISABLE_INTERRUPTS();\r
 328         uxCriticalNesting++;\r
 329 \r
 330         /* This is not the interrupt safe version of the enter critical function so\r
 331         assert() if it is being called from an interrupt context.  Only API\r
 332         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 333         the critical nesting count is 1 to protect against recursive calls if the\r
 334         assert function also uses a critical section. */\r
 335         if( uxCriticalNesting == 1 )\r
 336         {\r
 337                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 338         }\r
 339 }\r
 340 /*-----------------------------------------------------------*/\r
 341 \r
 342 void vPortExitCritical( void )\r
 343 {\r
 344         configASSERT( uxCriticalNesting );\r
 345         uxCriticalNesting--;\r
 346         if( uxCriticalNesting == 0 )\r
 347         {\r
 348                 portENABLE_INTERRUPTS();\r
 349         }\r
 350 }\r
 351 /*-----------------------------------------------------------*/\r
 352 \r
 353 void xPortSysTickHandler( void )\r
 354 {\r
 355         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 356         executes all interrupts must be unmasked.  There is therefore no need to\r
 357         save and then restore the interrupt mask value as its value is already\r
 358         known. */\r
 359         portDISABLE_INTERRUPTS();\r
 360         {\r
 361                 /* Increment the RTOS tick. */\r
 362                 if( xTaskIncrementTick() != pdFALSE )\r
 363                 {\r
 364                         /* A context switch is required.  Context switching is performed in\r
 365                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 366                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 367                 }\r
 368         }\r
 369         portENABLE_INTERRUPTS();\r
 370 }\r
 371 /*-----------------------------------------------------------*/\r
 372 \r
 373 #if( configUSE_TICKLESS_IDLE == 1 )\r
 374 \r
 375         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 376         {\r
 377         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements;\r
 378         TickType_t xModifiableIdleTime;\r
 379 \r
 380                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 381                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 382                 {\r
 383                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 384                 }\r
 385 \r
 386                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 387                 is accounted for as best it can be, but using the tickless mode will\r
 388                 inevitably result in some tiny drift of the time maintained by the\r
 389                 kernel with respect to calendar time. */\r
 390                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 391 \r
 392                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 393                 tick periods.  -1 is used because this code will execute part way\r
 394                 through one of the tick periods. */\r
 395                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 396                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 397                 {\r
 398                         ulReloadValue -= ulStoppedTimerCompensation;\r
 399                 }\r
 400 \r
 401                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 402                 method as that will mask interrupts that should exit sleep mode. */\r
 403                 __disable_interrupt();\r
 404                 __DSB();\r
 405                 __ISB();\r
 406 \r
 407                 /* If a context switch is pending or a task is waiting for the scheduler\r
 408                 to be unsuspended then abandon the low power entry. */\r
 409                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 410                 {\r
 411                         /* Restart from whatever is left in the count register to complete\r
 412                         this tick period. */\r
 413                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 414 \r
 415                         /* Restart SysTick. */\r
 416                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 417 \r
 418                         /* Reset the reload register to the value required for normal tick\r
 419                         periods. */\r
 420                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 421 \r
 422                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 423                         call above. */\r
 424                         __enable_interrupt();\r
 425                 }\r
 426                 else\r
 427                 {\r
 428                         /* Set the new reload value. */\r
 429                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 430 \r
 431                         /* Clear the SysTick count flag and set the count value back to\r
 432                         zero. */\r
 433                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 434 \r
 435                         /* Restart SysTick. */\r
 436                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 437 \r
 438                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 439                         set its parameter to 0 to indicate that its implementation contains\r
 440                         its own wait for interrupt or wait for event instruction, and so wfi\r
 441                         should not be executed again.  However, the original expected idle\r
 442                         time variable must remain unmodified, so a copy is taken. */\r
 443                         xModifiableIdleTime = xExpectedIdleTime;\r
 444                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 445                         if( xModifiableIdleTime > 0 )\r
 446                         {\r
 447                                 __DSB();\r
 448                                 __WFI();\r
 449                                 __ISB();\r
 450                         }\r
 451                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 452 \r
 453                         /* Re-enable interrupts to allow the interrupt that brought the MCU\r
 454                         out of sleep mode to execute immediately.  see comments above\r
 455                         __disable_interrupt() call above. */\r
 456                         __enable_interrupt();\r
 457                         __DSB();\r
 458                         __ISB();\r
 459 \r
 460                         /* Disable interrupts again because the clock is about to be stopped\r
 461                         and interrupts that execute while the clock is stopped will increase\r
 462                         any slippage between the time maintained by the RTOS and calendar\r
 463                         time. */\r
 464                         __disable_interrupt();\r
 465                         __DSB();\r
 466                         __ISB();\r
 467                         \r
 468                         /* Disable the SysTick clock without reading the \r
 469                         portNVIC_SYSTICK_CTRL_REG register to ensure the\r
 470                         portNVIC_SYSTICK_COUNT_FLAG_BIT is not cleared if it is set.  Again, \r
 471                         the time the SysTick is stopped for is accounted for as best it can \r
 472                         be, but using the tickless mode will inevitably result in some tiny \r
 473                         drift of the time maintained by the kernel with respect to calendar \r
 474                         time*/\r
 475                         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT );\r
 476 \r
 477                         /* Determine if the SysTick clock has already counted to zero and\r
 478                         been set back to the current reload value (the reload back being\r
 479                         correct for the entire expected idle time) or if the SysTick is yet\r
 480                         to count to zero (in which case an interrupt other than the SysTick\r
 481                         must have brought the system out of sleep mode). */\r
 482                         if( ( portNVIC_SYSTICK_CTRL_REG & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 483                         {\r
 484                                 uint32_t ulCalculatedLoadValue;\r
 485 \r
 486                                 /* The tick interrupt is already pending, and the SysTick count\r
 487                                 reloaded with ulReloadValue.  Reset the\r
 488                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 489                                 period. */\r
 490                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 491 \r
 492                                 /* Don't allow a tiny value, or values that have somehow\r
 493                                 underflowed because the post sleep hook did something\r
 494                                 that took too long. */\r
 495                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 496                                 {\r
 497                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 498                                 }\r
 499 \r
 500                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 501 \r
 502                                 /* As the pending tick will be processed as soon as this\r
 503                                 function exits, the tick value maintained by the tick is stepped\r
 504                                 forward by one less than the time spent waiting. */\r
 505                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 506                         }\r
 507                         else\r
 508                         {\r
 509                                 /* Something other than the tick interrupt ended the sleep.\r
 510                                 Work out how long the sleep lasted rounded to complete tick\r
 511                                 periods (not the ulReload value which accounted for part\r
 512                                 ticks). */\r
 513                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 514 \r
 515                                 /* How many complete tick periods passed while the processor\r
 516                                 was waiting? */\r
 517                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 518 \r
 519                                 /* The reload value is set to whatever fraction of a single tick\r
 520                                 period remains. */\r
 521                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 522                         }\r
 523 \r
 524                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 525                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 526                         value. */\r
 527                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 528                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 529                         vTaskStepTick( ulCompleteTickPeriods );\r
 530                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 531 \r
 532                         /* Exit with interrpts enabled. */\r
 533                         __enable_interrupt();\r
 534                 }\r
 535         }\r
 536 \r
 537 #endif /* configUSE_TICKLESS_IDLE */\r
 538 /*-----------------------------------------------------------*/\r
 539 \r
 540 /*\r
 541  * Setup the systick timer to generate the tick interrupts at the required\r
 542  * frequency.\r
 543  */\r
 544 __weak void vPortSetupTimerInterrupt( void )\r
 545 {\r
 546         /* Calculate the constants required to configure the tick interrupt. */\r
 547         #if( configUSE_TICKLESS_IDLE == 1 )\r
 548         {\r
 549                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 550                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 551                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 552         }\r
 553         #endif /* configUSE_TICKLESS_IDLE */\r
 554 \r
 555         /* Stop and clear the SysTick. */\r
 556         portNVIC_SYSTICK_CTRL_REG = 0UL;\r
 557         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 558 \r
 559         /* Configure SysTick to interrupt at the requested rate. */\r
 560         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 561         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 562 }\r
 563 /*-----------------------------------------------------------*/\r
 564 \r
 565 #if( configASSERT_DEFINED == 1 )\r
 566 \r
 567         void vPortValidateInterruptPriority( void )\r
 568         {\r
 569         uint32_t ulCurrentInterrupt;\r
 570         uint8_t ucCurrentPriority;\r
 571 \r
 572                 /* Obtain the number of the currently executing interrupt. */\r
 573                 __asm volatile( "mrs %0, ipsr" : "=r"( ulCurrentInterrupt ) :: "memory" );\r
 574 \r
 575                 /* Is the interrupt number a user defined interrupt? */\r
 576                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 577                 {\r
 578                         /* Look up the interrupt's priority. */\r
 579                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 580 \r
 581                         /* The following assertion will fail if a service routine (ISR) for\r
 582                         an interrupt that has been assigned a priority above\r
 583                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 584                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 585                         from interrupts that have been assigned a priority at or below\r
 586                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 587 \r
 588                         Numerically low interrupt priority numbers represent logically high\r
 589                         interrupt priorities, therefore the priority of the interrupt must\r
 590                         be set to a value equal to or numerically *higher* than\r
 591                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 592 \r
 593                         Interrupts that use the FreeRTOS API must not be left at their\r
 594                         default priority of     zero as that is the highest possible priority,\r
 595                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 596                         and     therefore also guaranteed to be invalid.\r
 597 \r
 598                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 599                         interrupt entry is as fast and simple as possible.\r
 600 \r
 601                         The following links provide detailed information:\r
 602                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 603                         http://www.freertos.org/FAQHelp.html */\r
 604                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 605                 }\r
 606 \r
 607                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 608                 that define each interrupt's priority to be split between bits that\r
 609                 define the interrupt's pre-emption priority bits and bits that define\r
 610                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 611                 to be pre-emption priority bits.  The following assertion will fail if\r
 612                 this is not the case (if some bits represent a sub-priority).\r
 613 \r
 614                 If the application only uses CMSIS libraries for interrupt\r
 615                 configuration then the correct setting can be achieved on all Cortex-M\r
 616                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 617                 scheduler.  Note however that some vendor specific peripheral libraries\r
 618                 assume a non-zero priority group setting, in which cases using a value\r
 619                 of zero will result in unpredictable behaviour. */\r
 620                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 621         }\r
 622 \r
 623 #endif /* configASSERT_DEFINED */\r
 624 \r
 625 \r
 626 \r
 627 \r
 628 \r
 629 \r
 630 \r
 631 \r
 632 \r
 633 \r
 634 \r
 635 \r
 636 \r
 637 \r
 638 \r
 639 \r
 640 \r
 641 \r
 642 \r
 643 \r
 644 \r