git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/ARM_CM7/r0p1/port.c

   1 /*\r
   2  * FreeRTOS Kernel V10.0.0\r
   3  * Copyright (C) 2017 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software. If you wish to use our Amazon\r
  14  * FreeRTOS name, please do so in a fair use way that does not cause confusion.\r
  15  *\r
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  18  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  19  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  20  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  21  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  22  *\r
  23  * http://www.FreeRTOS.org\r
  24  * http://aws.amazon.com/freertos\r
  25  *\r
  26  * 1 tab == 4 spaces!\r
  27  */\r
  28 \r
  29 /*-----------------------------------------------------------\r
  30  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  31  *----------------------------------------------------------*/\r
  32 \r
  33 /* IAR includes. */\r
  34 #include <intrinsics.h>\r
  35 \r
  36 /* Scheduler includes. */\r
  37 #include "FreeRTOS.h"\r
  38 #include "task.h"\r
  39 \r
  40 #ifndef __ARMVFP__\r
  41         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  42 #endif\r
  43 \r
  44 #if( configMAX_SYSCALL_INTERRUPT_PRIORITY == 0 )\r
  45         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  46 #endif\r
  47 \r
  48 #ifndef configSYSTICK_CLOCK_HZ\r
  49         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  50         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  51         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  52 #else\r
  53         /* The way the SysTick is clocked is not modified in case it is not the same\r
  54         as the core. */\r
  55         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  56 #endif\r
  57 \r
  58 /* Constants required to manipulate the core.  Registers first... */\r
  59 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
  60 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
  61 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
  62 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
  63 /* ...then bits in the registers. */\r
  64 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
  65 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
  66 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
  67 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
  68 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
  69 \r
  70 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
  71 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
  72 \r
  73 /* Constants required to check the validity of an interrupt priority. */\r
  74 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
  75 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
  76 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
  77 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
  78 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
  79 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
  80 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
  81 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
  82 \r
  83 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
  84 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
  85 \r
  86 /* Constants required to manipulate the VFP. */\r
  87 #define portFPCCR                                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
  88 #define portASPEN_AND_LSPEN_BITS                        ( 0x3UL << 30UL )\r
  89 \r
  90 /* Constants required to set up the initial stack. */\r
  91 #define portINITIAL_XPSR                                        ( 0x01000000 )\r
  92 #define portINITIAL_EXC_RETURN                          ( 0xfffffffd )\r
  93 \r
  94 /* The systick is a 24-bit counter. */\r
  95 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
  96 \r
  97 /* A fiddle factor to estimate the number of SysTick counts that would have\r
  98 occurred while the SysTick counter is stopped during tickless idle\r
  99 calculations. */\r
 100 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 101 \r
 102 /* For strict compliance with the Cortex-M spec the task start address should\r
 103 have bit-0 clear, as it is loaded into the PC on exit from an ISR. */\r
 104 #define portSTART_ADDRESS_MASK                          ( ( StackType_t ) 0xfffffffeUL )\r
 105 \r
 106 /*\r
 107  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 108  * file is weak to allow application writers to change the timer used to\r
 109  * generate the tick interrupt.\r
 110  */\r
 111 void vPortSetupTimerInterrupt( void );\r
 112 \r
 113 /*\r
 114  * Exception handlers.\r
 115  */\r
 116 void xPortSysTickHandler( void );\r
 117 \r
 118 /*\r
 119  * Start first task is a separate function so it can be tested in isolation.\r
 120  */\r
 121 extern void vPortStartFirstTask( void );\r
 122 \r
 123 /*\r
 124  * Turn the VFP on.\r
 125  */\r
 126 extern void vPortEnableVFP( void );\r
 127 \r
 128 /*\r
 129  * Used to catch tasks that attempt to return from their implementing function.\r
 130  */\r
 131 static void prvTaskExitError( void );\r
 132 \r
 133 /*-----------------------------------------------------------*/\r
 134 \r
 135 /* Each task maintains its own interrupt status in the critical nesting\r
 136 variable. */\r
 137 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 138 \r
 139 /*\r
 140  * The number of SysTick increments that make up one tick period.\r
 141  */\r
 142 #if( configUSE_TICKLESS_IDLE == 1 )\r
 143         static uint32_t ulTimerCountsForOneTick = 0;\r
 144 #endif /* configUSE_TICKLESS_IDLE */\r
 145 \r
 146 /*\r
 147  * The maximum number of tick periods that can be suppressed is limited by the\r
 148  * 24 bit resolution of the SysTick timer.\r
 149  */\r
 150 #if( configUSE_TICKLESS_IDLE == 1 )\r
 151         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 152 #endif /* configUSE_TICKLESS_IDLE */\r
 153 \r
 154 /*\r
 155  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 156  * power functionality only.\r
 157  */\r
 158 #if( configUSE_TICKLESS_IDLE == 1 )\r
 159         static uint32_t ulStoppedTimerCompensation = 0;\r
 160 #endif /* configUSE_TICKLESS_IDLE */\r
 161 \r
 162 /*\r
 163  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 164  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 165  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 166  */\r
 167 #if( configASSERT_DEFINED == 1 )\r
 168          static uint8_t ucMaxSysCallPriority = 0;\r
 169          static uint32_t ulMaxPRIGROUPValue = 0;\r
 170          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( const volatile uint8_t * const ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 171 #endif /* configASSERT_DEFINED */\r
 172 \r
 173 /*-----------------------------------------------------------*/\r
 174 \r
 175 /*\r
 176  * See header file for description.\r
 177  */\r
 178 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 179 {\r
 180         /* Simulate the stack frame as it would be created by a context switch\r
 181         interrupt. */\r
 182 \r
 183         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 184         of interrupts, and to ensure alignment. */\r
 185         pxTopOfStack--;\r
 186 \r
 187         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 188         pxTopOfStack--;\r
 189         *pxTopOfStack = ( ( StackType_t ) pxCode ) & portSTART_ADDRESS_MASK;    /* PC */\r
 190         pxTopOfStack--;\r
 191         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 192 \r
 193         /* Save code space by skipping register initialisation. */\r
 194         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 195         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 196 \r
 197         /* A save method is being used that requires each task to maintain its\r
 198         own exec return value. */\r
 199         pxTopOfStack--;\r
 200         *pxTopOfStack = portINITIAL_EXC_RETURN;\r
 201 \r
 202         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 203 \r
 204         return pxTopOfStack;\r
 205 }\r
 206 /*-----------------------------------------------------------*/\r
 207 \r
 208 static void prvTaskExitError( void )\r
 209 {\r
 210         /* A function that implements a task must not exit or attempt to return to\r
 211         its caller as there is nothing to return to.  If a task wants to exit it\r
 212         should instead call vTaskDelete( NULL ).\r
 213 \r
 214         Artificially force an assert() to be triggered if configASSERT() is\r
 215         defined, then stop here so application writers can catch the error. */\r
 216         configASSERT( uxCriticalNesting == ~0UL );\r
 217         portDISABLE_INTERRUPTS();\r
 218         for( ;; );\r
 219 }\r
 220 /*-----------------------------------------------------------*/\r
 221 \r
 222 /*\r
 223  * See header file for description.\r
 224  */\r
 225 BaseType_t xPortStartScheduler( void )\r
 226 {\r
 227         /* configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.\r
 228         See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html */\r
 229         configASSERT( configMAX_SYSCALL_INTERRUPT_PRIORITY );\r
 230 \r
 231         #if( configASSERT_DEFINED == 1 )\r
 232         {\r
 233                 volatile uint32_t ulOriginalPriority;\r
 234                 volatile uint8_t * const pucFirstUserPriorityRegister = ( volatile uint8_t * const ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 235                 volatile uint8_t ucMaxPriorityValue;\r
 236 \r
 237                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 238                 functions can be called.  ISR safe functions are those that end in\r
 239                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 240                 ensure interrupt entry is as fast and simple as possible.\r
 241 \r
 242                 Save the interrupt priority value that is about to be clobbered. */\r
 243                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 244 \r
 245                 /* Determine the number of priority bits available.  First write to all\r
 246                 possible bits. */\r
 247                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 248 \r
 249                 /* Read the value back to see how many bits stuck. */\r
 250                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 251 \r
 252                 /* Use the same mask on the maximum system call priority. */\r
 253                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 254 \r
 255                 /* Calculate the maximum acceptable priority group value for the number\r
 256                 of bits read back. */\r
 257                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 258                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 259                 {\r
 260                         ulMaxPRIGROUPValue--;\r
 261                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 262                 }\r
 263 \r
 264                 #ifdef __NVIC_PRIO_BITS\r
 265                 {\r
 266                         /* Check the CMSIS configuration that defines the number of\r
 267                         priority bits matches the number of priority bits actually queried\r
 268                         from the hardware. */\r
 269                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == __NVIC_PRIO_BITS );\r
 270                 }\r
 271                 #endif\r
 272 \r
 273                 #ifdef configPRIO_BITS\r
 274                 {\r
 275                         /* Check the FreeRTOS configuration that defines the number of\r
 276                         priority bits matches the number of priority bits actually queried\r
 277                         from the hardware. */\r
 278                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == configPRIO_BITS );\r
 279                 }\r
 280                 #endif\r
 281 \r
 282                 /* Shift the priority group value back to its position within the AIRCR\r
 283                 register. */\r
 284                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 285                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 286 \r
 287                 /* Restore the clobbered interrupt priority register to its original\r
 288                 value. */\r
 289                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 290         }\r
 291         #endif /* conifgASSERT_DEFINED */\r
 292 \r
 293         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 294         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 295         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 296 \r
 297         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 298         here already. */\r
 299         vPortSetupTimerInterrupt();\r
 300 \r
 301         /* Initialise the critical nesting count ready for the first task. */\r
 302         uxCriticalNesting = 0;\r
 303 \r
 304         /* Ensure the VFP is enabled - it should be anyway. */\r
 305         vPortEnableVFP();\r
 306 \r
 307         /* Lazy save always. */\r
 308         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 309 \r
 310         /* Start the first task. */\r
 311         vPortStartFirstTask();\r
 312 \r
 313         /* Should not get here! */\r
 314         return 0;\r
 315 }\r
 316 /*-----------------------------------------------------------*/\r
 317 \r
 318 void vPortEndScheduler( void )\r
 319 {\r
 320         /* Not implemented in ports where there is nothing to return to.\r
 321         Artificially force an assert. */\r
 322         configASSERT( uxCriticalNesting == 1000UL );\r
 323 }\r
 324 /*-----------------------------------------------------------*/\r
 325 \r
 326 void vPortEnterCritical( void )\r
 327 {\r
 328         portDISABLE_INTERRUPTS();\r
 329         uxCriticalNesting++;\r
 330 \r
 331         /* This is not the interrupt safe version of the enter critical function so\r
 332         assert() if it is being called from an interrupt context.  Only API\r
 333         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 334         the critical nesting count is 1 to protect against recursive calls if the\r
 335         assert function also uses a critical section. */\r
 336         if( uxCriticalNesting == 1 )\r
 337         {\r
 338                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 339         }\r
 340 }\r
 341 /*-----------------------------------------------------------*/\r
 342 \r
 343 void vPortExitCritical( void )\r
 344 {\r
 345         configASSERT( uxCriticalNesting );\r
 346         uxCriticalNesting--;\r
 347         if( uxCriticalNesting == 0 )\r
 348         {\r
 349                 portENABLE_INTERRUPTS();\r
 350         }\r
 351 }\r
 352 /*-----------------------------------------------------------*/\r
 353 \r
 354 void xPortSysTickHandler( void )\r
 355 {\r
 356         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 357         executes all interrupts must be unmasked.  There is therefore no need to\r
 358         save and then restore the interrupt mask value as its value is already\r
 359         known. */\r
 360         portDISABLE_INTERRUPTS();\r
 361         {\r
 362                 /* Increment the RTOS tick. */\r
 363                 if( xTaskIncrementTick() != pdFALSE )\r
 364                 {\r
 365                         /* A context switch is required.  Context switching is performed in\r
 366                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 367                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 368                 }\r
 369         }\r
 370         portENABLE_INTERRUPTS();\r
 371 }\r
 372 /*-----------------------------------------------------------*/\r
 373 \r
 374 #if( configUSE_TICKLESS_IDLE == 1 )\r
 375 \r
 376         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 377         {\r
 378         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements;\r
 379         TickType_t xModifiableIdleTime;\r
 380 \r
 381                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 382                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 383                 {\r
 384                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 385                 }\r
 386 \r
 387                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 388                 is accounted for as best it can be, but using the tickless mode will\r
 389                 inevitably result in some tiny drift of the time maintained by the\r
 390                 kernel with respect to calendar time. */\r
 391                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 392 \r
 393                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 394                 tick periods.  -1 is used because this code will execute part way\r
 395                 through one of the tick periods. */\r
 396                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 397                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 398                 {\r
 399                         ulReloadValue -= ulStoppedTimerCompensation;\r
 400                 }\r
 401 \r
 402                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 403                 method as that will mask interrupts that should exit sleep mode. */\r
 404                 __disable_interrupt();\r
 405                 __DSB();\r
 406                 __ISB();\r
 407 \r
 408                 /* If a context switch is pending or a task is waiting for the scheduler\r
 409                 to be unsuspended then abandon the low power entry. */\r
 410                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 411                 {\r
 412                         /* Restart from whatever is left in the count register to complete\r
 413                         this tick period. */\r
 414                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 415 \r
 416                         /* Restart SysTick. */\r
 417                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 418 \r
 419                         /* Reset the reload register to the value required for normal tick\r
 420                         periods. */\r
 421                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 422 \r
 423                         /* Re-enable interrupts - see comments above __disable_interrupt()\r
 424                         call above. */\r
 425                         __enable_interrupt();\r
 426                 }\r
 427                 else\r
 428                 {\r
 429                         /* Set the new reload value. */\r
 430                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 431 \r
 432                         /* Clear the SysTick count flag and set the count value back to\r
 433                         zero. */\r
 434                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 435 \r
 436                         /* Restart SysTick. */\r
 437                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 438 \r
 439                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 440                         set its parameter to 0 to indicate that its implementation contains\r
 441                         its own wait for interrupt or wait for event instruction, and so wfi\r
 442                         should not be executed again.  However, the original expected idle\r
 443                         time variable must remain unmodified, so a copy is taken. */\r
 444                         xModifiableIdleTime = xExpectedIdleTime;\r
 445                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 446                         if( xModifiableIdleTime > 0 )\r
 447                         {\r
 448                                 __DSB();\r
 449                                 __WFI();\r
 450                                 __ISB();\r
 451                         }\r
 452                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 453 \r
 454                         /* Re-enable interrupts to allow the interrupt that brought the MCU\r
 455                         out of sleep mode to execute immediately.  see comments above\r
 456                         __disable_interrupt() call above. */\r
 457                         __enable_interrupt();\r
 458                         __DSB();\r
 459                         __ISB();\r
 460 \r
 461                         /* Disable interrupts again because the clock is about to be stopped\r
 462                         and interrupts that execute while the clock is stopped will increase\r
 463                         any slippage between the time maintained by the RTOS and calendar\r
 464                         time. */\r
 465                         __disable_interrupt();\r
 466                         __DSB();\r
 467                         __ISB();\r
 468                         \r
 469                         /* Disable the SysTick clock without reading the \r
 470                         portNVIC_SYSTICK_CTRL_REG register to ensure the\r
 471                         portNVIC_SYSTICK_COUNT_FLAG_BIT is not cleared if it is set.  Again, \r
 472                         the time the SysTick is stopped for is accounted for as best it can \r
 473                         be, but using the tickless mode will inevitably result in some tiny \r
 474                         drift of the time maintained by the kernel with respect to calendar \r
 475                         time*/\r
 476                         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT );\r
 477 \r
 478                         /* Determine if the SysTick clock has already counted to zero and\r
 479                         been set back to the current reload value (the reload back being\r
 480                         correct for the entire expected idle time) or if the SysTick is yet\r
 481                         to count to zero (in which case an interrupt other than the SysTick\r
 482                         must have brought the system out of sleep mode). */\r
 483                         if( ( portNVIC_SYSTICK_CTRL_REG & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 484                         {\r
 485                                 uint32_t ulCalculatedLoadValue;\r
 486 \r
 487                                 /* The tick interrupt is already pending, and the SysTick count\r
 488                                 reloaded with ulReloadValue.  Reset the\r
 489                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 490                                 period. */\r
 491                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 492 \r
 493                                 /* Don't allow a tiny value, or values that have somehow\r
 494                                 underflowed because the post sleep hook did something\r
 495                                 that took too long. */\r
 496                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 497                                 {\r
 498                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 499                                 }\r
 500 \r
 501                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 502 \r
 503                                 /* As the pending tick will be processed as soon as this\r
 504                                 function exits, the tick value maintained by the tick is stepped\r
 505                                 forward by one less than the time spent waiting. */\r
 506                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 507                         }\r
 508                         else\r
 509                         {\r
 510                                 /* Something other than the tick interrupt ended the sleep.\r
 511                                 Work out how long the sleep lasted rounded to complete tick\r
 512                                 periods (not the ulReload value which accounted for part\r
 513                                 ticks). */\r
 514                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 515 \r
 516                                 /* How many complete tick periods passed while the processor\r
 517                                 was waiting? */\r
 518                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 519 \r
 520                                 /* The reload value is set to whatever fraction of a single tick\r
 521                                 period remains. */\r
 522                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 523                         }\r
 524 \r
 525                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 526                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 527                         value. */\r
 528                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 529                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 530                         vTaskStepTick( ulCompleteTickPeriods );\r
 531                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 532 \r
 533                         /* Exit with interrpts enabled. */\r
 534                         __enable_interrupt();\r
 535                 }\r
 536         }\r
 537 \r
 538 #endif /* configUSE_TICKLESS_IDLE */\r
 539 /*-----------------------------------------------------------*/\r
 540 \r
 541 /*\r
 542  * Setup the systick timer to generate the tick interrupts at the required\r
 543  * frequency.\r
 544  */\r
 545 __weak void vPortSetupTimerInterrupt( void )\r
 546 {\r
 547         /* Calculate the constants required to configure the tick interrupt. */\r
 548         #if( configUSE_TICKLESS_IDLE == 1 )\r
 549         {\r
 550                 ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 551                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 552                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 553         }\r
 554         #endif /* configUSE_TICKLESS_IDLE */\r
 555 \r
 556         /* Stop and clear the SysTick. */\r
 557         portNVIC_SYSTICK_CTRL_REG = 0UL;\r
 558         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 559 \r
 560         /* Configure SysTick to interrupt at the requested rate. */\r
 561         portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 562         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 563 }\r
 564 /*-----------------------------------------------------------*/\r
 565 \r
 566 #if( configASSERT_DEFINED == 1 )\r
 567 \r
 568         void vPortValidateInterruptPriority( void )\r
 569         {\r
 570         uint32_t ulCurrentInterrupt;\r
 571         uint8_t ucCurrentPriority;\r
 572 \r
 573                 /* Obtain the number of the currently executing interrupt. */\r
 574                 __asm volatile( "mrs %0, ipsr" : "=r"( ulCurrentInterrupt ) :: "memory" );\r
 575 \r
 576                 /* Is the interrupt number a user defined interrupt? */\r
 577                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 578                 {\r
 579                         /* Look up the interrupt's priority. */\r
 580                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 581 \r
 582                         /* The following assertion will fail if a service routine (ISR) for\r
 583                         an interrupt that has been assigned a priority above\r
 584                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 585                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 586                         from interrupts that have been assigned a priority at or below\r
 587                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 588 \r
 589                         Numerically low interrupt priority numbers represent logically high\r
 590                         interrupt priorities, therefore the priority of the interrupt must\r
 591                         be set to a value equal to or numerically *higher* than\r
 592                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 593 \r
 594                         Interrupts that use the FreeRTOS API must not be left at their\r
 595                         default priority of     zero as that is the highest possible priority,\r
 596                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 597                         and     therefore also guaranteed to be invalid.\r
 598 \r
 599                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 600                         interrupt entry is as fast and simple as possible.\r
 601 \r
 602                         The following links provide detailed information:\r
 603                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 604                         http://www.freertos.org/FAQHelp.html */\r
 605                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 606                 }\r
 607 \r
 608                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 609                 that define each interrupt's priority to be split between bits that\r
 610                 define the interrupt's pre-emption priority bits and bits that define\r
 611                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 612                 to be pre-emption priority bits.  The following assertion will fail if\r
 613                 this is not the case (if some bits represent a sub-priority).\r
 614 \r
 615                 If the application only uses CMSIS libraries for interrupt\r
 616                 configuration then the correct setting can be achieved on all Cortex-M\r
 617                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 618                 scheduler.  Note however that some vendor specific peripheral libraries\r
 619                 assume a non-zero priority group setting, in which cases using a value\r
 620                 of zero will result in unpredictable behaviour. */\r
 621                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 622         }\r
 623 \r
 624 #endif /* configASSERT_DEFINED */\r
 625 \r
 626 \r
 627 \r
 628 \r
 629 \r
 630 \r
 631 \r
 632 \r
 633 \r
 634 \r
 635 \r
 636 \r
 637 \r
 638 \r
 639 \r
 640 \r
 641 \r
 642 \r
 643 \r
 644 \r
 645 \r