git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/AtmelSAM7S64/port.c

   1 /*\r
   2     FreeRTOS V7.5.1 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   5 \r
   6     ***************************************************************************\r
   7      *                                                                       *\r
   8      *    FreeRTOS provides completely free yet professionally developed,    *\r
   9      *    robust, strictly quality controlled, supported, and cross          *\r
  10      *    platform software that has become a de facto standard.             *\r
  11      *                                                                       *\r
  12      *    Help yourself get started quickly and support the FreeRTOS         *\r
  13      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  14      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  15      *                                                                       *\r
  16      *    Thank you!                                                         *\r
  17      *                                                                       *\r
  18     ***************************************************************************\r
  19 \r
  20     This file is part of the FreeRTOS distribution.\r
  21 \r
  22     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  23     the terms of the GNU General Public License (version 2) as published by the\r
  24     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  25 \r
  26     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
  27     >>! a combined work that includes FreeRTOS without being obliged to provide\r
  28     >>! the source code for proprietary components outside of the FreeRTOS\r
  29     >>! kernel.\r
  30 \r
  31     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  32     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  33     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  34     link: http://www.freertos.org/a00114.html\r
  35 \r
  36     1 tab == 4 spaces!\r
  37 \r
  38     ***************************************************************************\r
  39      *                                                                       *\r
  40      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  41      *    not run, what could be wrong?"                                     *\r
  42      *                                                                       *\r
  43      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  44      *                                                                       *\r
  45     ***************************************************************************\r
  46 \r
  47     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  48     license and Real Time Engineers Ltd. contact details.\r
  49 \r
  50     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  51     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  52     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  53 \r
  54     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  55     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  56     licenses offer ticketed support, indemnification and middleware.\r
  57 \r
  58     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  59     engineered and independently SIL3 certified version for use in safety and\r
  60     mission critical applications that require provable dependability.\r
  61 \r
  62     1 tab == 4 spaces!\r
  63 */\r
  64 \r
  65 /*-----------------------------------------------------------\r
  66  * Implementation of functions defined in portable.h for the Atmel ARM7 port.\r
  67  *----------------------------------------------------------*/\r
  68 \r
  69 \r
  70 /* Standard includes. */\r
  71 #include <stdlib.h>\r
  72 \r
  73 /* Scheduler includes. */\r
  74 #include "FreeRTOS.h"\r
  75 #include "task.h"\r
  76 \r
  77 /* Constants required to setup the initial stack. */\r
  78 #define portINITIAL_SPSR                                ( ( portSTACK_TYPE ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
  79 #define portTHUMB_MODE_BIT                              ( ( portSTACK_TYPE ) 0x20 )\r
  80 #define portINSTRUCTION_SIZE                    ( ( portSTACK_TYPE ) 4 )\r
  81 \r
  82 /* Constants required to setup the PIT. */\r
  83 #define portPIT_CLOCK_DIVISOR                   ( ( unsigned long ) 16 )\r
  84 #define portPIT_COUNTER_VALUE                   ( ( ( configCPU_CLOCK_HZ / portPIT_CLOCK_DIVISOR ) / 1000UL ) * portTICK_RATE_MS )\r
  85 \r
  86 /* Constants required to handle critical sections. */\r
  87 #define portNO_CRITICAL_NESTING                 ( ( unsigned long ) 0 )\r
  88 \r
  89 \r
  90 #define portINT_LEVEL_SENSITIVE  0\r
  91 #define portPIT_ENABLE          ( ( unsigned short ) 0x1 << 24 )\r
  92 #define portPIT_INT_ENABLE      ( ( unsigned short ) 0x1 << 25 )\r
  93 /*-----------------------------------------------------------*/\r
  94 \r
  95 /* Setup the PIT to generate the tick interrupts. */\r
  96 static void prvSetupTimerInterrupt( void );\r
  97 \r
  98 /* ulCriticalNesting will get set to zero when the first task starts.  It\r
  99 cannot be initialised to 0 as this will cause interrupts to be enabled\r
 100 during the kernel initialisation process. */\r
 101 unsigned long ulCriticalNesting = ( unsigned long ) 9999;\r
 102 \r
 103 /*-----------------------------------------------------------*/\r
 104 \r
 105 /*\r
 106  * Initialise the stack of a task to look exactly as if a call to\r
 107  * portSAVE_CONTEXT had been called.\r
 108  *\r
 109  * See header file for description.\r
 110  */\r
 111 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 112 {\r
 113 portSTACK_TYPE *pxOriginalTOS;\r
 114 \r
 115         pxOriginalTOS = pxTopOfStack;\r
 116 \r
 117         /* To ensure asserts in tasks.c don't fail, although in this case the assert\r
 118         is not really required. */\r
 119         pxTopOfStack--;\r
 120 \r
 121         /* Setup the initial stack of the task.  The stack is set exactly as\r
 122         expected by the portRESTORE_CONTEXT() macro. */\r
 123 \r
 124         /* First on the stack is the return address - which in this case is the\r
 125         start of the task.  The offset is added to make the return address appear\r
 126         as it would within an IRQ ISR. */\r
 127         *pxTopOfStack = ( portSTACK_TYPE ) pxCode + portINSTRUCTION_SIZE;               \r
 128         pxTopOfStack--;\r
 129 \r
 130         *pxTopOfStack = ( portSTACK_TYPE ) 0xaaaaaaaa;  /* R14 */\r
 131         pxTopOfStack--; \r
 132         *pxTopOfStack = ( portSTACK_TYPE ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
 133         pxTopOfStack--;\r
 134         *pxTopOfStack = ( portSTACK_TYPE ) 0x12121212;  /* R12 */\r
 135         pxTopOfStack--; \r
 136         *pxTopOfStack = ( portSTACK_TYPE ) 0x11111111;  /* R11 */\r
 137         pxTopOfStack--; \r
 138         *pxTopOfStack = ( portSTACK_TYPE ) 0x10101010;  /* R10 */\r
 139         pxTopOfStack--; \r
 140         *pxTopOfStack = ( portSTACK_TYPE ) 0x09090909;  /* R9 */\r
 141         pxTopOfStack--; \r
 142         *pxTopOfStack = ( portSTACK_TYPE ) 0x08080808;  /* R8 */\r
 143         pxTopOfStack--; \r
 144         *pxTopOfStack = ( portSTACK_TYPE ) 0x07070707;  /* R7 */\r
 145         pxTopOfStack--; \r
 146         *pxTopOfStack = ( portSTACK_TYPE ) 0x06060606;  /* R6 */\r
 147         pxTopOfStack--; \r
 148         *pxTopOfStack = ( portSTACK_TYPE ) 0x05050505;  /* R5 */\r
 149         pxTopOfStack--; \r
 150         *pxTopOfStack = ( portSTACK_TYPE ) 0x04040404;  /* R4 */\r
 151         pxTopOfStack--; \r
 152         *pxTopOfStack = ( portSTACK_TYPE ) 0x03030303;  /* R3 */\r
 153         pxTopOfStack--; \r
 154         *pxTopOfStack = ( portSTACK_TYPE ) 0x02020202;  /* R2 */\r
 155         pxTopOfStack--; \r
 156         *pxTopOfStack = ( portSTACK_TYPE ) 0x01010101;  /* R1 */\r
 157         pxTopOfStack--; \r
 158 \r
 159         /* When the task starts is will expect to find the function parameter in\r
 160         R0. */\r
 161         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters; /* R0 */\r
 162         pxTopOfStack--;\r
 163 \r
 164         /* The status register is set for system mode, with interrupts enabled. */\r
 165         *pxTopOfStack = ( portSTACK_TYPE ) portINITIAL_SPSR;\r
 166         \r
 167         if( ( ( unsigned long ) pxCode & 0x01UL ) != 0x00UL )\r
 168         {\r
 169                 /* We want the task to start in thumb mode. */\r
 170                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
 171         }       \r
 172         \r
 173         pxTopOfStack--;\r
 174 \r
 175         /* Interrupt flags cannot always be stored on the stack and will\r
 176         instead be stored in a variable, which is then saved as part of the\r
 177         tasks context. */\r
 178         *pxTopOfStack = portNO_CRITICAL_NESTING;\r
 179 \r
 180         return pxTopOfStack;    \r
 181 }\r
 182 /*-----------------------------------------------------------*/\r
 183 \r
 184 portBASE_TYPE xPortStartScheduler( void )\r
 185 {\r
 186 extern void vPortStartFirstTask( void );\r
 187 \r
 188         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 189         here already. */\r
 190         prvSetupTimerInterrupt();\r
 191 \r
 192         /* Start the first task. */\r
 193         vPortStartFirstTask();  \r
 194 \r
 195         /* Should not get here! */\r
 196         return 0;\r
 197 }\r
 198 /*-----------------------------------------------------------*/\r
 199 \r
 200 void vPortEndScheduler( void )\r
 201 {\r
 202         /* It is unlikely that the ARM port will require this function as there\r
 203         is nothing to return to.  */\r
 204 }\r
 205 /*-----------------------------------------------------------*/\r
 206 \r
 207 #if configUSE_PREEMPTION == 0\r
 208 \r
 209         /* The cooperative scheduler requires a normal IRQ service routine to\r
 210         simply increment the system tick. */\r
 211         static __arm __irq void vPortNonPreemptiveTick( void );\r
 212         static __arm __irq void vPortNonPreemptiveTick( void )\r
 213         {\r
 214                 unsigned long ulDummy;\r
 215                 \r
 216                 /* Increment the tick count - which may wake some tasks but as the\r
 217                 preemptive scheduler is not being used any woken task is not given\r
 218                 processor time no matter what its priority. */\r
 219                 xTaskIncrementTick();\r
 220                 \r
 221                 /* Clear the PIT interrupt. */\r
 222                 ulDummy = AT91C_BASE_PITC->PITC_PIVR;\r
 223                 \r
 224                 /* End the interrupt in the AIC. */\r
 225                 AT91C_BASE_AIC->AIC_EOICR = ulDummy;\r
 226         }\r
 227 \r
 228 #else\r
 229 \r
 230         /* Currently the IAR port requires the preemptive tick function to be\r
 231         defined in an asm file. */\r
 232 \r
 233 #endif\r
 234 \r
 235 /*-----------------------------------------------------------*/\r
 236 \r
 237 static void prvSetupTimerInterrupt( void )\r
 238 {\r
 239 AT91PS_PITC pxPIT = AT91C_BASE_PITC;\r
 240 \r
 241         /* Setup the AIC for PIT interrupts.  The interrupt routine chosen depends\r
 242         on whether the preemptive or cooperative scheduler is being used. */\r
 243         #if configUSE_PREEMPTION == 0\r
 244 \r
 245                 AT91F_AIC_ConfigureIt( AT91C_BASE_AIC, AT91C_ID_SYS, AT91C_AIC_PRIOR_HIGHEST, portINT_LEVEL_SENSITIVE, ( void (*)(void) ) vPortNonPreemptiveTick );\r
 246 \r
 247         #else\r
 248                 \r
 249                 extern void ( vPortPreemptiveTick )( void );\r
 250                 AT91F_AIC_ConfigureIt( AT91C_BASE_AIC, AT91C_ID_SYS, AT91C_AIC_PRIOR_HIGHEST, portINT_LEVEL_SENSITIVE, ( void (*)(void) ) vPortPreemptiveTick );\r
 251 \r
 252         #endif\r
 253 \r
 254         /* Configure the PIT period. */\r
 255         pxPIT->PITC_PIMR = portPIT_ENABLE | portPIT_INT_ENABLE | portPIT_COUNTER_VALUE;\r
 256 \r
 257         /* Enable the interrupt.  Global interrupts are disables at this point so\r
 258         this is safe. */\r
 259         AT91F_AIC_EnableIt( AT91C_BASE_AIC, AT91C_ID_SYS );\r
 260 }\r
 261 /*-----------------------------------------------------------*/\r
 262 \r
 263 void vPortEnterCritical( void )\r
 264 {\r
 265         /* Disable interrupts first! */\r
 266         __disable_interrupt();\r
 267 \r
 268         /* Now interrupts are disabled ulCriticalNesting can be accessed\r
 269         directly.  Increment ulCriticalNesting to keep a count of how many times\r
 270         portENTER_CRITICAL() has been called. */\r
 271         ulCriticalNesting++;\r
 272 }\r
 273 /*-----------------------------------------------------------*/\r
 274 \r
 275 void vPortExitCritical( void )\r
 276 {\r
 277         if( ulCriticalNesting > portNO_CRITICAL_NESTING )\r
 278         {\r
 279                 /* Decrement the nesting count as we are leaving a critical section. */\r
 280                 ulCriticalNesting--;\r
 281 \r
 282                 /* If the nesting level has reached zero then interrupts should be\r
 283                 re-enabled. */\r
 284                 if( ulCriticalNesting == portNO_CRITICAL_NESTING )\r
 285                 {\r
 286                         __enable_interrupt();\r
 287                 }\r
 288         }\r
 289 }\r
 290 /*-----------------------------------------------------------*/\r
 291 \r
 292 \r
 293 \r
 294 \r
 295 \r
 296 \r