git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/AtmelSAM9XE/port.c

   1 /*\r
   2     FreeRTOS V8.2.0rc1 - Copyright (C) 2014 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  12 \r
  13     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  14     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  15     >>!   obliged to provide the source code for proprietary components     !<<\r
  16     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  17 \r
  18     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  19     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  20     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  21     link: http://www.freertos.org/a00114.html\r
  22 \r
  23     1 tab == 4 spaces!\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  28      *    not run, what could be wrong?".  Have you defined configASSERT()?  *\r
  29      *                                                                       *\r
  30      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  31      *                                                                       *\r
  32     ***************************************************************************\r
  33 \r
  34     ***************************************************************************\r
  35      *                                                                       *\r
  36      *    FreeRTOS provides completely free yet professionally developed,    *\r
  37      *    robust, strictly quality controlled, supported, and cross          *\r
  38      *    platform software that is more than just the market leader, it     *\r
  39      *    is the industry's de facto standard.                               *\r
  40      *                                                                       *\r
  41      *    Help yourself get started quickly while simultaneously helping     *\r
  42      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  43      *    tutorial book, reference manual, or both:                          *\r
  44      *    http://www.FreeRTOS.org/Documentation                              *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     ***************************************************************************\r
  49      *                                                                       *\r
  50      *   Investing in training allows your team to be as productive as       *\r
  51      *   possible as early as possible, lowering your overall development    *\r
  52      *   cost, and enabling you to bring a more robust product to market     *\r
  53      *   earlier than would otherwise be possible.  Richard Barry is both    *\r
  54      *   the architect and key author of FreeRTOS, and so also the world's   *\r
  55      *   leading authority on what is the world's most popular real time     *\r
  56      *   kernel for deeply embedded MCU designs.  Obtaining your training    *\r
  57      *   from Richard ensures your team will gain directly from his in-depth *\r
  58      *   product knowledge and years of usage experience.  Contact Real Time *\r
  59      *   Engineers Ltd to enquire about the FreeRTOS Masterclass, presented  *\r
  60      *   by Richard Barry:  http://www.FreeRTOS.org/contact\r
  61      *                                                                       *\r
  62     ***************************************************************************\r
  63 \r
  64     ***************************************************************************\r
  65      *                                                                       *\r
  66      *    You are receiving this top quality software for free.  Please play *\r
  67      *    fair and reciprocate by reporting any suspected issues and         *\r
  68      *    participating in the community forum:                              *\r
  69      *    http://www.FreeRTOS.org/support                                    *\r
  70      *                                                                       *\r
  71      *    Thank you!                                                         *\r
  72      *                                                                       *\r
  73     ***************************************************************************\r
  74 \r
  75     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  76     license and Real Time Engineers Ltd. contact details.\r
  77 \r
  78     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  79     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  80     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  81 \r
  82     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  83     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  84 \r
  85     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  86     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  87     licenses offer ticketed support, indemnification and commercial middleware.\r
  88 \r
  89     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  90     engineered and independently SIL3 certified version for use in safety and\r
  91     mission critical applications that require provable dependability.\r
  92 \r
  93     1 tab == 4 spaces!\r
  94 */\r
  95 \r
  96 /*-----------------------------------------------------------\r
  97  * Implementation of functions defined in portable.h for the Atmel ARM7 port.\r
  98  *----------------------------------------------------------*/\r
  99 \r
 100 \r
 101 /* Standard includes. */\r
 102 #include <stdlib.h>\r
 103 \r
 104 /* Scheduler includes. */\r
 105 #include "FreeRTOS.h"\r
 106 #include "task.h"\r
 107 \r
 108 /* Hardware includes. */\r
 109 #include <board.h>\r
 110 #include <pio/pio.h>\r
 111 #include <pio/pio_it.h>\r
 112 #include <pit/pit.h>\r
 113 #include <aic/aic.h>\r
 114 #include <tc/tc.h>\r
 115 #include <utility/led.h>\r
 116 #include <utility/trace.h>\r
 117 \r
 118 /*-----------------------------------------------------------*/\r
 119 \r
 120 /* Constants required to setup the initial stack. */\r
 121 #define portINITIAL_SPSR                                ( ( StackType_t ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
 122 #define portTHUMB_MODE_BIT                              ( ( StackType_t ) 0x20 )\r
 123 #define portINSTRUCTION_SIZE                    ( ( StackType_t ) 4 )\r
 124 \r
 125 /* Constants required to setup the PIT. */\r
 126 #define port1MHz_IN_Hz                                  ( 1000000ul )\r
 127 #define port1SECOND_IN_uS                               ( 1000000.0 )\r
 128 \r
 129 /* Constants required to handle critical sections. */\r
 130 #define portNO_CRITICAL_NESTING                 ( ( uint32_t ) 0 )\r
 131 \r
 132 \r
 133 #define portINT_LEVEL_SENSITIVE  0\r
 134 #define portPIT_ENABLE          ( ( uint16_t ) 0x1 << 24 )\r
 135 #define portPIT_INT_ENABLE      ( ( uint16_t ) 0x1 << 25 )\r
 136 /*-----------------------------------------------------------*/\r
 137 \r
 138 /* Setup the PIT to generate the tick interrupts. */\r
 139 static void prvSetupTimerInterrupt( void );\r
 140 \r
 141 /* The PIT interrupt handler - the RTOS tick. */\r
 142 static void vPortTickISR( void );\r
 143 \r
 144 /* ulCriticalNesting will get set to zero when the first task starts.  It\r
 145 cannot be initialised to 0 as this will cause interrupts to be enabled\r
 146 during the kernel initialisation process. */\r
 147 uint32_t ulCriticalNesting = ( uint32_t ) 9999;\r
 148 \r
 149 /*-----------------------------------------------------------*/\r
 150 \r
 151 /*\r
 152  * Initialise the stack of a task to look exactly as if a call to\r
 153  * portSAVE_CONTEXT had been called.\r
 154  *\r
 155  * See header file for description.\r
 156  */\r
 157 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 158 {\r
 159 StackType_t *pxOriginalTOS;\r
 160 \r
 161         pxOriginalTOS = pxTopOfStack;\r
 162 \r
 163         /* To ensure asserts in tasks.c don't fail, although in this case the assert\r
 164         is not really required. */\r
 165         pxTopOfStack--;\r
 166 \r
 167         /* Setup the initial stack of the task.  The stack is set exactly as\r
 168         expected by the portRESTORE_CONTEXT() macro. */\r
 169 \r
 170         /* First on the stack is the return address - which in this case is the\r
 171         start of the task.  The offset is added to make the return address appear\r
 172         as it would within an IRQ ISR. */\r
 173         *pxTopOfStack = ( StackType_t ) pxCode + portINSTRUCTION_SIZE;          \r
 174         pxTopOfStack--;\r
 175 \r
 176         *pxTopOfStack = ( StackType_t ) 0xaaaaaaaa;     /* R14 */\r
 177         pxTopOfStack--; \r
 178         *pxTopOfStack = ( StackType_t ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
 179         pxTopOfStack--;\r
 180         *pxTopOfStack = ( StackType_t ) 0x12121212;     /* R12 */\r
 181         pxTopOfStack--; \r
 182         *pxTopOfStack = ( StackType_t ) 0x11111111;     /* R11 */\r
 183         pxTopOfStack--; \r
 184         *pxTopOfStack = ( StackType_t ) 0x10101010;     /* R10 */\r
 185         pxTopOfStack--; \r
 186         *pxTopOfStack = ( StackType_t ) 0x09090909;     /* R9 */\r
 187         pxTopOfStack--; \r
 188         *pxTopOfStack = ( StackType_t ) 0x08080808;     /* R8 */\r
 189         pxTopOfStack--; \r
 190         *pxTopOfStack = ( StackType_t ) 0x07070707;     /* R7 */\r
 191         pxTopOfStack--; \r
 192         *pxTopOfStack = ( StackType_t ) 0x06060606;     /* R6 */\r
 193         pxTopOfStack--; \r
 194         *pxTopOfStack = ( StackType_t ) 0x05050505;     /* R5 */\r
 195         pxTopOfStack--; \r
 196         *pxTopOfStack = ( StackType_t ) 0x04040404;     /* R4 */\r
 197         pxTopOfStack--; \r
 198         *pxTopOfStack = ( StackType_t ) 0x03030303;     /* R3 */\r
 199         pxTopOfStack--; \r
 200         *pxTopOfStack = ( StackType_t ) 0x02020202;     /* R2 */\r
 201         pxTopOfStack--; \r
 202         *pxTopOfStack = ( StackType_t ) 0x01010101;     /* R1 */\r
 203         pxTopOfStack--; \r
 204 \r
 205         /* When the task starts is will expect to find the function parameter in\r
 206         R0. */\r
 207         *pxTopOfStack = ( StackType_t ) pvParameters; /* R0 */\r
 208         pxTopOfStack--;\r
 209 \r
 210         /* The status register is set for system mode, with interrupts enabled. */\r
 211         *pxTopOfStack = ( StackType_t ) portINITIAL_SPSR;\r
 212         \r
 213         #ifdef THUMB_INTERWORK\r
 214         {\r
 215                 /* We want the task to start in thumb mode. */\r
 216                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
 217         }\r
 218         #endif\r
 219         \r
 220         pxTopOfStack--;\r
 221 \r
 222         /* Interrupt flags cannot always be stored on the stack and will\r
 223         instead be stored in a variable, which is then saved as part of the\r
 224         tasks context. */\r
 225         *pxTopOfStack = portNO_CRITICAL_NESTING;\r
 226 \r
 227         return pxTopOfStack;    \r
 228 }\r
 229 /*-----------------------------------------------------------*/\r
 230 \r
 231 BaseType_t xPortStartScheduler( void )\r
 232 {\r
 233 extern void vPortStartFirstTask( void );\r
 234 \r
 235         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 236         here already. */\r
 237         prvSetupTimerInterrupt();\r
 238 \r
 239         /* Start the first task. */\r
 240         vPortStartFirstTask();  \r
 241 \r
 242         /* Should not get here! */\r
 243         return 0;\r
 244 }\r
 245 /*-----------------------------------------------------------*/\r
 246 \r
 247 void vPortEndScheduler( void )\r
 248 {\r
 249         /* It is unlikely that the ARM port will require this function as there\r
 250         is nothing to return to.  */\r
 251 }\r
 252 /*-----------------------------------------------------------*/\r
 253 \r
 254 static __arm void vPortTickISR( void )\r
 255 {\r
 256 volatile uint32_t ulDummy;\r
 257         \r
 258         /* Increment the tick count - which may wake some tasks but as the\r
 259         preemptive scheduler is not being used any woken task is not given\r
 260         processor time no matter what its priority. */\r
 261         if( xTaskIncrementTick() != pdFALSE )\r
 262         {\r
 263                 vTaskSwitchContext();\r
 264         }\r
 265                 \r
 266         /* Clear the PIT interrupt. */\r
 267         ulDummy = AT91C_BASE_PITC->PITC_PIVR;\r
 268         \r
 269         /* To remove compiler warning. */\r
 270         ( void ) ulDummy;\r
 271         \r
 272         /* The AIC is cleared in the asm wrapper, outside of this function. */\r
 273 }\r
 274 /*-----------------------------------------------------------*/\r
 275 \r
 276 static void prvSetupTimerInterrupt( void )\r
 277 {\r
 278 const uint32_t ulPeriodIn_uS = ( 1.0 / ( double ) configTICK_RATE_HZ ) * port1SECOND_IN_uS;\r
 279 \r
 280         /* Setup the PIT for the required frequency. */\r
 281         PIT_Init( ulPeriodIn_uS, BOARD_MCK / port1MHz_IN_Hz );\r
 282         \r
 283         /* Setup the PIT interrupt. */\r
 284         AIC_DisableIT( AT91C_ID_SYS );\r
 285         AIC_ConfigureIT( AT91C_ID_SYS, AT91C_AIC_PRIOR_LOWEST, vPortTickISR );\r
 286         AIC_EnableIT( AT91C_ID_SYS );\r
 287         PIT_EnableIT();\r
 288 }\r
 289 /*-----------------------------------------------------------*/\r
 290 \r
 291 void vPortEnterCritical( void )\r
 292 {\r
 293         /* Disable interrupts first! */\r
 294         __disable_irq();\r
 295 \r
 296         /* Now interrupts are disabled ulCriticalNesting can be accessed\r
 297         directly.  Increment ulCriticalNesting to keep a count of how many times\r
 298         portENTER_CRITICAL() has been called. */\r
 299         ulCriticalNesting++;\r
 300 }\r
 301 /*-----------------------------------------------------------*/\r
 302 \r
 303 void vPortExitCritical( void )\r
 304 {\r
 305         if( ulCriticalNesting > portNO_CRITICAL_NESTING )\r
 306         {\r
 307                 /* Decrement the nesting count as we are leaving a critical section. */\r
 308                 ulCriticalNesting--;\r
 309 \r
 310                 /* If the nesting level has reached zero then interrupts should be\r
 311                 re-enabled. */\r
 312                 if( ulCriticalNesting == portNO_CRITICAL_NESTING )\r
 313                 {\r
 314                         __enable_irq();\r
 315                 }\r
 316         }\r
 317 }\r
 318 /*-----------------------------------------------------------*/\r
 319 \r
 320 \r
 321 \r
 322 \r
 323 \r
 324 \r