]> git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/LPC2000/port.c
d47d72ab238141e1915573fedd6b3f7460adeab6
[freertos] / FreeRTOS / Source / portable / IAR / LPC2000 / port.c
1 /*\r
2     FreeRTOS V7.6.0 - Copyright (C) 2013 Real Time Engineers Ltd. \r
3     All rights reserved\r
4 \r
5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
6 \r
7     ***************************************************************************\r
8      *                                                                       *\r
9      *    FreeRTOS provides completely free yet professionally developed,    *\r
10      *    robust, strictly quality controlled, supported, and cross          *\r
11      *    platform software that has become a de facto standard.             *\r
12      *                                                                       *\r
13      *    Help yourself get started quickly and support the FreeRTOS         *\r
14      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
15      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
16      *                                                                       *\r
17      *    Thank you!                                                         *\r
18      *                                                                       *\r
19     ***************************************************************************\r
20 \r
21     This file is part of the FreeRTOS distribution.\r
22 \r
23     FreeRTOS is free software; you can redistribute it and/or modify it under\r
24     the terms of the GNU General Public License (version 2) as published by the\r
25     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
26 \r
27     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
28     >>! a combined work that includes FreeRTOS without being obliged to provide\r
29     >>! the source code for proprietary components outside of the FreeRTOS\r
30     >>! kernel.\r
31 \r
32     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
33     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
34     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
35     link: http://www.freertos.org/a00114.html\r
36 \r
37     1 tab == 4 spaces!\r
38 \r
39     ***************************************************************************\r
40      *                                                                       *\r
41      *    Having a problem?  Start by reading the FAQ "My application does   *\r
42      *    not run, what could be wrong?"                                     *\r
43      *                                                                       *\r
44      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
45      *                                                                       *\r
46     ***************************************************************************\r
47 \r
48     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
49     license and Real Time Engineers Ltd. contact details.\r
50 \r
51     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
52     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
53     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
54 \r
55     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
56     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
57     licenses offer ticketed support, indemnification and middleware.\r
58 \r
59     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
60     engineered and independently SIL3 certified version for use in safety and\r
61     mission critical applications that require provable dependability.\r
62 \r
63     1 tab == 4 spaces!\r
64 */\r
65 \r
66 /*-----------------------------------------------------------\r
67  * Implementation of functions defined in portable.h for the Philips ARM7 port.\r
68  *----------------------------------------------------------*/\r
69 \r
70 /*\r
71         Changes from V3.2.2\r
72 \r
73         + Bug fix - The prescale value for the timer setup is now written to T0PR\r
74           instead of T0PC.  This bug would have had no effect unless a prescale\r
75           value was actually used.\r
76 */\r
77 \r
78 /* Standard includes. */\r
79 #include <stdlib.h>\r
80 #include <intrinsics.h>\r
81 \r
82 /* Scheduler includes. */\r
83 #include "FreeRTOS.h"\r
84 #include "task.h"\r
85 \r
86 /* Constants required to setup the tick ISR. */\r
87 #define portENABLE_TIMER                        ( ( uint8_t ) 0x01 )\r
88 #define portPRESCALE_VALUE                      0x00\r
89 #define portINTERRUPT_ON_MATCH          ( ( uint32_t ) 0x01 )\r
90 #define portRESET_COUNT_ON_MATCH        ( ( uint32_t ) 0x02 )\r
91 \r
92 /* Constants required to setup the initial stack. */\r
93 #define portINITIAL_SPSR                                ( ( StackType_t ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
94 #define portTHUMB_MODE_BIT                              ( ( StackType_t ) 0x20 )\r
95 #define portINSTRUCTION_SIZE                    ( ( StackType_t ) 4 )\r
96 \r
97 /* Constants required to setup the PIT. */\r
98 #define portPIT_CLOCK_DIVISOR                   ( ( uint32_t ) 16 )\r
99 #define portPIT_COUNTER_VALUE                   ( ( ( configCPU_CLOCK_HZ / portPIT_CLOCK_DIVISOR ) / 1000UL ) * portTICK_RATE_MS )\r
100 \r
101 /* Constants required to handle interrupts. */\r
102 #define portTIMER_MATCH_ISR_BIT         ( ( uint8_t ) 0x01 )\r
103 #define portCLEAR_VIC_INTERRUPT         ( ( uint32_t ) 0 )\r
104 \r
105 /* Constants required to handle critical sections. */\r
106 #define portNO_CRITICAL_NESTING                 ( ( uint32_t ) 0 )\r
107 \r
108 \r
109 #define portINT_LEVEL_SENSITIVE  0\r
110 #define portPIT_ENABLE          ( ( uint16_t ) 0x1 << 24 )\r
111 #define portPIT_INT_ENABLE      ( ( uint16_t ) 0x1 << 25 )\r
112 \r
113 /* Constants required to setup the VIC for the tick ISR. */\r
114 #define portTIMER_VIC_CHANNEL           ( ( uint32_t ) 0x0004 )\r
115 #define portTIMER_VIC_CHANNEL_BIT       ( ( uint32_t ) 0x0010 )\r
116 #define portTIMER_VIC_ENABLE            ( ( uint32_t ) 0x0020 )\r
117 \r
118 /*-----------------------------------------------------------*/\r
119 \r
120 /* Setup the PIT to generate the tick interrupts. */\r
121 static void prvSetupTimerInterrupt( void );\r
122 \r
123 /* ulCriticalNesting will get set to zero when the first task starts.  It\r
124 cannot be initialised to 0 as this will cause interrupts to be enabled\r
125 during the kernel initialisation process. */\r
126 uint32_t ulCriticalNesting = ( uint32_t ) 9999;\r
127 \r
128 /*-----------------------------------------------------------*/\r
129 \r
130 /*\r
131  * Initialise the stack of a task to look exactly as if a call to\r
132  * portSAVE_CONTEXT had been called.\r
133  *\r
134  * See header file for description.\r
135  */\r
136 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
137 {\r
138 StackType_t *pxOriginalTOS;\r
139 \r
140         pxOriginalTOS = pxTopOfStack;\r
141 \r
142         /* Setup the initial stack of the task.  The stack is set exactly as\r
143         expected by the portRESTORE_CONTEXT() macro. */\r
144 \r
145         /* First on the stack is the return address - which in this case is the\r
146         start of the task.  The offset is added to make the return address appear\r
147         as it would within an IRQ ISR. */\r
148         *pxTopOfStack = ( StackType_t ) pxCode + portINSTRUCTION_SIZE;          \r
149         pxTopOfStack--;\r
150 \r
151         *pxTopOfStack = ( StackType_t ) 0xaaaaaaaa;     /* R14 */\r
152         pxTopOfStack--; \r
153         *pxTopOfStack = ( StackType_t ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
154         pxTopOfStack--;\r
155         *pxTopOfStack = ( StackType_t ) 0x12121212;     /* R12 */\r
156         pxTopOfStack--; \r
157         *pxTopOfStack = ( StackType_t ) 0x11111111;     /* R11 */\r
158         pxTopOfStack--; \r
159         *pxTopOfStack = ( StackType_t ) 0x10101010;     /* R10 */\r
160         pxTopOfStack--; \r
161         *pxTopOfStack = ( StackType_t ) 0x09090909;     /* R9 */\r
162         pxTopOfStack--; \r
163         *pxTopOfStack = ( StackType_t ) 0x08080808;     /* R8 */\r
164         pxTopOfStack--; \r
165         *pxTopOfStack = ( StackType_t ) 0x07070707;     /* R7 */\r
166         pxTopOfStack--; \r
167         *pxTopOfStack = ( StackType_t ) 0x06060606;     /* R6 */\r
168         pxTopOfStack--; \r
169         *pxTopOfStack = ( StackType_t ) 0x05050505;     /* R5 */\r
170         pxTopOfStack--; \r
171         *pxTopOfStack = ( StackType_t ) 0x04040404;     /* R4 */\r
172         pxTopOfStack--; \r
173         *pxTopOfStack = ( StackType_t ) 0x03030303;     /* R3 */\r
174         pxTopOfStack--; \r
175         *pxTopOfStack = ( StackType_t ) 0x02020202;     /* R2 */\r
176         pxTopOfStack--; \r
177         *pxTopOfStack = ( StackType_t ) 0x01010101;     /* R1 */\r
178         pxTopOfStack--; \r
179 \r
180         /* When the task starts is will expect to find the function parameter in\r
181         R0. */\r
182         *pxTopOfStack = ( StackType_t ) pvParameters; /* R0 */\r
183         pxTopOfStack--;\r
184 \r
185         /* The status register is set for system mode, with interrupts enabled. */\r
186         *pxTopOfStack = ( StackType_t ) portINITIAL_SPSR;\r
187         \r
188         if( ( ( uint32_t ) pxCode & 0x01UL ) != 0x00UL )\r
189         {\r
190                 /* We want the task to start in thumb mode. */\r
191                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
192         }\r
193         \r
194         pxTopOfStack--;\r
195 \r
196         /* Interrupt flags cannot always be stored on the stack and will\r
197         instead be stored in a variable, which is then saved as part of the\r
198         tasks context. */\r
199         *pxTopOfStack = portNO_CRITICAL_NESTING;\r
200 \r
201         return pxTopOfStack;    \r
202 }\r
203 /*-----------------------------------------------------------*/\r
204 \r
205 BaseType_t xPortStartScheduler( void )\r
206 {\r
207 extern void vPortStartFirstTask( void );\r
208 \r
209         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
210         here already. */\r
211         prvSetupTimerInterrupt();\r
212 \r
213         /* Start the first task. */\r
214         vPortStartFirstTask();  \r
215 \r
216         /* Should not get here! */\r
217         return 0;\r
218 }\r
219 /*-----------------------------------------------------------*/\r
220 \r
221 void vPortEndScheduler( void )\r
222 {\r
223         /* It is unlikely that the ARM port will require this function as there\r
224         is nothing to return to.  */\r
225 }\r
226 /*-----------------------------------------------------------*/\r
227 \r
228 #if configUSE_PREEMPTION == 0\r
229 \r
230         /* The cooperative scheduler requires a normal IRQ service routine to\r
231         simply increment the system tick. */\r
232         static __arm __irq void vPortNonPreemptiveTick( void );\r
233         static __arm __irq void vPortNonPreemptiveTick( void )\r
234         {\r
235                 /* Increment the tick count - which may wake some tasks but as the\r
236                 preemptive scheduler is not being used any woken task is not given\r
237                 processor time no matter what its priority. */\r
238                 xTaskIncrementTick();\r
239                 \r
240                 /* Ready for the next interrupt. */\r
241                 T0IR = portTIMER_MATCH_ISR_BIT;\r
242                 VICVectAddr = portCLEAR_VIC_INTERRUPT;\r
243         }\r
244 \r
245 #else\r
246 \r
247         /* This function is called from an asm wrapper, so does not require the __irq\r
248         keyword. */\r
249         void vPortPreemptiveTick( void );\r
250         void vPortPreemptiveTick( void )\r
251         {\r
252                 /* Increment the tick counter. */\r
253                 if( xTaskIncrementTick() != pdFALSE )\r
254                 {       \r
255                         /* The new tick value might unblock a task.  Ensure the highest task that\r
256                         is ready to execute is the task that will execute when the tick ISR\r
257                         exits. */\r
258                         vTaskSwitchContext();\r
259                 }\r
260         \r
261                 /* Ready for the next interrupt. */\r
262                 T0IR = portTIMER_MATCH_ISR_BIT;\r
263                 VICVectAddr = portCLEAR_VIC_INTERRUPT;\r
264         }\r
265 \r
266 #endif\r
267 \r
268 /*-----------------------------------------------------------*/\r
269 \r
270 static void prvSetupTimerInterrupt( void )\r
271 {\r
272 uint32_t ulCompareMatch;\r
273 \r
274         /* A 1ms tick does not require the use of the timer prescale.  This is\r
275         defaulted to zero but can be used if necessary. */\r
276         T0PR = portPRESCALE_VALUE;\r
277 \r
278         /* Calculate the match value required for our wanted tick rate. */\r
279         ulCompareMatch = configCPU_CLOCK_HZ / configTICK_RATE_HZ;\r
280 \r
281         /* Protect against divide by zero.  Using an if() statement still results\r
282         in a warning - hence the #if. */\r
283         #if portPRESCALE_VALUE != 0\r
284         {\r
285                 ulCompareMatch /= ( portPRESCALE_VALUE + 1 );\r
286         }\r
287         #endif\r
288 \r
289         T0MR0 = ulCompareMatch;\r
290 \r
291         /* Generate tick with timer 0 compare match. */\r
292         T0MCR = portRESET_COUNT_ON_MATCH | portINTERRUPT_ON_MATCH;\r
293 \r
294         /* Setup the VIC for the timer. */\r
295         VICIntSelect &= ~( portTIMER_VIC_CHANNEL_BIT );\r
296         VICIntEnable |= portTIMER_VIC_CHANNEL_BIT;\r
297         \r
298         /* The ISR installed depends on whether the preemptive or cooperative\r
299         scheduler is being used. */\r
300         #if configUSE_PREEMPTION == 1\r
301         {       \r
302                 extern void ( vPortPreemptiveTickEntry )( void );\r
303 \r
304                 VICVectAddr0 = ( uint32_t ) vPortPreemptiveTickEntry;\r
305         }\r
306         #else\r
307         {\r
308                 extern void ( vNonPreemptiveTick )( void );\r
309 \r
310                 VICVectAddr0 = ( int32_t ) vPortNonPreemptiveTick;\r
311         }\r
312         #endif\r
313 \r
314         VICVectCntl0 = portTIMER_VIC_CHANNEL | portTIMER_VIC_ENABLE;\r
315 \r
316         /* Start the timer - interrupts are disabled when this function is called\r
317         so it is okay to do this here. */\r
318         T0TCR = portENABLE_TIMER;\r
319 }\r
320 /*-----------------------------------------------------------*/\r
321 \r
322 void vPortEnterCritical( void )\r
323 {\r
324         /* Disable interrupts first! */\r
325         __disable_interrupt();\r
326 \r
327         /* Now interrupts are disabled ulCriticalNesting can be accessed\r
328         directly.  Increment ulCriticalNesting to keep a count of how many times\r
329         portENTER_CRITICAL() has been called. */\r
330         ulCriticalNesting++;\r
331 }\r
332 /*-----------------------------------------------------------*/\r
333 \r
334 void vPortExitCritical( void )\r
335 {\r
336         if( ulCriticalNesting > portNO_CRITICAL_NESTING )\r
337         {\r
338                 /* Decrement the nesting count as we are leaving a critical section. */\r
339                 ulCriticalNesting--;\r
340 \r
341                 /* If the nesting level has reached zero then interrupts should be\r
342                 re-enabled. */\r
343                 if( ulCriticalNesting == portNO_CRITICAL_NESTING )\r
344                 {\r
345                         __enable_interrupt();\r
346                 }\r
347         }\r
348 }\r
349 /*-----------------------------------------------------------*/\r
350 \r
351 \r
352 \r
353 \r
354 \r
355 \r