git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/RX100/port.c

   1 /*\r
   2     FreeRTOS V9.0.0rc2 - Copyright (C) 2016 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /*-----------------------------------------------------------\r
  71  * Implementation of functions defined in portable.h for the SH2A port.\r
  72  *----------------------------------------------------------*/\r
  73 \r
  74 /* Standard C includes. */\r
  75 #include "limits.h"\r
  76 \r
  77 /* Scheduler includes. */\r
  78 #include "FreeRTOS.h"\r
  79 #include "task.h"\r
  80 \r
  81 /* Library includes. */\r
  82 #include "string.h"\r
  83 \r
  84 /* Hardware specifics. */\r
  85 #include "machine.h"\r
  86 \r
  87 /*-----------------------------------------------------------*/\r
  88 \r
  89 /* Tasks should start with interrupts enabled and in Supervisor mode, therefore\r
  90 PSW is set with U and I set, and PM and IPL clear. */\r
  91 #define portINITIAL_PSW     ( ( StackType_t ) 0x00030000 )\r
  92 \r
  93 /* The peripheral clock is divided by this value before being supplying the\r
  94 CMT. */\r
  95 #if ( configUSE_TICKLESS_IDLE == 0 )\r
  96         /* If tickless idle is not used then the divisor can be fixed. */\r
  97         #define portCLOCK_DIVISOR       8UL\r
  98 #elif ( configPERIPHERAL_CLOCK_HZ >= 12000000 )\r
  99         #define portCLOCK_DIVISOR       512UL\r
 100 #elif ( configPERIPHERAL_CLOCK_HZ >= 6000000 )\r
 101         #define portCLOCK_DIVISOR       128UL\r
 102 #elif ( configPERIPHERAL_CLOCK_HZ >= 1000000 )\r
 103         #define portCLOCK_DIVISOR       32UL\r
 104 #else\r
 105         #define portCLOCK_DIVISOR       8UL\r
 106 #endif\r
 107 \r
 108 \r
 109 /* Keys required to lock and unlock access to certain system registers\r
 110 respectively. */\r
 111 #define portUNLOCK_KEY          0xA50B\r
 112 #define portLOCK_KEY            0xA500\r
 113 \r
 114 /*-----------------------------------------------------------*/\r
 115 \r
 116 /*\r
 117  * Function to start the first task executing - written in asm code as direct\r
 118  * access to registers is required.\r
 119  */\r
 120 extern void prvStartFirstTask( void );\r
 121 \r
 122 /*\r
 123  * The tick ISR handler.  The peripheral used is configured by the application\r
 124  * via a hook/callback function.\r
 125  */\r
 126 __interrupt static void prvTickISR( void );\r
 127 \r
 128 /*\r
 129  * Sets up the periodic ISR used for the RTOS tick using the CMT.\r
 130  * The application writer can define configSETUP_TICK_INTERRUPT() (in\r
 131  * FreeRTOSConfig.h) such that their own tick interrupt configuration is used\r
 132  * in place of prvSetupTimerInterrupt().\r
 133  */\r
 134 static void prvSetupTimerInterrupt( void );\r
 135 #ifndef configSETUP_TICK_INTERRUPT\r
 136         /* The user has not provided their own tick interrupt configuration so use\r
 137     the definition in this file (which uses the interval timer). */\r
 138         #define configSETUP_TICK_INTERRUPT() prvSetupTimerInterrupt()\r
 139 #endif /* configSETUP_TICK_INTERRUPT */\r
 140 \r
 141 /*\r
 142  * Called after the sleep mode registers have been configured, prvSleep()\r
 143  * executes the pre and post sleep macros, and actually calls the wait\r
 144  * instruction.\r
 145  */\r
 146 #if configUSE_TICKLESS_IDLE == 1\r
 147         static void prvSleep( TickType_t xExpectedIdleTime );\r
 148 #endif /* configUSE_TICKLESS_IDLE */\r
 149 \r
 150 /*-----------------------------------------------------------*/\r
 151 \r
 152 extern void *pxCurrentTCB;\r
 153 \r
 154 /*-----------------------------------------------------------*/\r
 155 \r
 156 /* Calculate how many clock increments make up a single tick period. */\r
 157 static const uint32_t ulMatchValueForOneTick = ( ( configPERIPHERAL_CLOCK_HZ / portCLOCK_DIVISOR ) / configTICK_RATE_HZ );\r
 158 \r
 159 #if configUSE_TICKLESS_IDLE == 1\r
 160 \r
 161         /* Holds the maximum number of ticks that can be suppressed - which is\r
 162         basically how far into the future an interrupt can be generated. Set\r
 163         during initialisation.  This is the maximum possible value that the\r
 164         compare match register can hold divided by ulMatchValueForOneTick. */\r
 165         static const TickType_t xMaximumPossibleSuppressedTicks = USHRT_MAX / ( ( configPERIPHERAL_CLOCK_HZ / portCLOCK_DIVISOR ) / configTICK_RATE_HZ );\r
 166 \r
 167         /* Flag set from the tick interrupt to allow the sleep processing to know if\r
 168         sleep mode was exited because of a tick interrupt, or an interrupt\r
 169         generated by something else. */\r
 170         static volatile uint32_t ulTickFlag = pdFALSE;\r
 171 \r
 172         /* The CMT counter is stopped temporarily each time it is re-programmed.\r
 173         The following constant offsets the CMT counter match value by the number of\r
 174         CMT     counts that would typically be missed while the counter was stopped to\r
 175         compensate for the lost time.  The large difference between the divided CMT\r
 176         clock and the CPU clock means it is likely ulStoppedTimerCompensation will\r
 177         equal zero - and be optimised away. */\r
 178         static const uint32_t ulStoppedTimerCompensation = 100UL / ( configCPU_CLOCK_HZ / ( configPERIPHERAL_CLOCK_HZ / portCLOCK_DIVISOR ) );\r
 179 \r
 180 #endif\r
 181 \r
 182 /*-----------------------------------------------------------*/\r
 183 \r
 184 /*\r
 185  * See header file for description.\r
 186  */\r
 187 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 188 {\r
 189         /* Offset to end up on 8 byte boundary. */\r
 190         pxTopOfStack--;\r
 191 \r
 192         /* R0 is not included as it is the stack pointer. */\r
 193         *pxTopOfStack = 0x00;\r
 194         pxTopOfStack--;\r
 195     *pxTopOfStack = 0x00;\r
 196         pxTopOfStack--;\r
 197         *pxTopOfStack = portINITIAL_PSW;\r
 198         pxTopOfStack--;\r
 199         *pxTopOfStack = ( StackType_t ) pxCode;\r
 200 \r
 201         /* When debugging it can be useful if every register is set to a known\r
 202         value.  Otherwise code space can be saved by just setting the registers\r
 203         that need to be set. */\r
 204         #ifdef USE_FULL_REGISTER_INITIALISATION\r
 205         {\r
 206                 pxTopOfStack--;\r
 207                 *pxTopOfStack = 0x12345678;     /* r15. */\r
 208                 pxTopOfStack--;\r
 209                 *pxTopOfStack = 0xaaaabbbb;\r
 210                 pxTopOfStack--;\r
 211                 *pxTopOfStack = 0xdddddddd;\r
 212                 pxTopOfStack--;\r
 213                 *pxTopOfStack = 0xcccccccc;\r
 214                 pxTopOfStack--;\r
 215                 *pxTopOfStack = 0xbbbbbbbb;\r
 216                 pxTopOfStack--;\r
 217                 *pxTopOfStack = 0xaaaaaaaa;\r
 218                 pxTopOfStack--;\r
 219                 *pxTopOfStack = 0x99999999;\r
 220                 pxTopOfStack--;\r
 221                 *pxTopOfStack = 0x88888888;\r
 222                 pxTopOfStack--;\r
 223                 *pxTopOfStack = 0x77777777;\r
 224                 pxTopOfStack--;\r
 225                 *pxTopOfStack = 0x66666666;\r
 226                 pxTopOfStack--;\r
 227                 *pxTopOfStack = 0x55555555;\r
 228                 pxTopOfStack--;\r
 229                 *pxTopOfStack = 0x44444444;\r
 230                 pxTopOfStack--;\r
 231                 *pxTopOfStack = 0x33333333;\r
 232                 pxTopOfStack--;\r
 233                 *pxTopOfStack = 0x22222222;\r
 234                 pxTopOfStack--;\r
 235         }\r
 236         #else\r
 237         {\r
 238                 /* Leave space for the registers that will get popped from the stack\r
 239                 when the task first starts executing. */\r
 240                 pxTopOfStack -= 15;\r
 241         }\r
 242         #endif\r
 243 \r
 244         *pxTopOfStack = ( StackType_t ) pvParameters; /* R1 */\r
 245         pxTopOfStack--;\r
 246         *pxTopOfStack = 0x12345678; /* Accumulator. */\r
 247         pxTopOfStack--;\r
 248         *pxTopOfStack = 0x87654321; /* Accumulator. */\r
 249 \r
 250         return pxTopOfStack;\r
 251 }\r
 252 /*-----------------------------------------------------------*/\r
 253 \r
 254 BaseType_t xPortStartScheduler( void )\r
 255 {\r
 256         /* Use pxCurrentTCB just so it does not get optimised away. */\r
 257         if( pxCurrentTCB != NULL )\r
 258         {\r
 259                 /* Call an application function to set up the timer that will generate\r
 260                 the tick interrupt.  This way the application can decide which\r
 261                 peripheral to use.  If tickless mode is used then the default\r
 262                 implementation defined in this file (which uses CMT0) should not be\r
 263                 overridden. */\r
 264                 configSETUP_TICK_INTERRUPT();\r
 265 \r
 266                 /* Enable the software interrupt. */\r
 267                 _IEN( _ICU_SWINT ) = 1;\r
 268 \r
 269                 /* Ensure the software interrupt is clear. */\r
 270                 _IR( _ICU_SWINT ) = 0;\r
 271 \r
 272                 /* Ensure the software interrupt is set to the kernel priority. */\r
 273                 _IPR( _ICU_SWINT ) = configKERNEL_INTERRUPT_PRIORITY;\r
 274 \r
 275                 /* Start the first task. */\r
 276                 prvStartFirstTask();\r
 277         }\r
 278 \r
 279         /* Execution should not reach here as the tasks are now running!\r
 280         prvSetupTimerInterrupt() is called here to prevent the compiler outputting\r
 281         a warning about a statically declared function not being referenced in the\r
 282         case that the application writer has provided their own tick interrupt\r
 283         configuration routine (and defined configSETUP_TICK_INTERRUPT() such that\r
 284         their own routine will be called in place of prvSetupTimerInterrupt()). */\r
 285         prvSetupTimerInterrupt();\r
 286 \r
 287         /* Should not get here. */\r
 288         return pdFAIL;\r
 289 }\r
 290 /*-----------------------------------------------------------*/\r
 291 \r
 292 #pragma vector = configTICK_VECTOR\r
 293 __interrupt static void prvTickISR( void )\r
 294 {\r
 295         /* Re-enable interrupts. */\r
 296         __enable_interrupt();\r
 297 \r
 298         /* Increment the tick, and perform any processing the new tick value\r
 299         necessitates. */\r
 300         __set_interrupt_level( configMAX_SYSCALL_INTERRUPT_PRIORITY );\r
 301         {\r
 302                 if( xTaskIncrementTick() != pdFALSE )\r
 303                 {\r
 304                         taskYIELD();\r
 305                 }\r
 306         }\r
 307         __set_interrupt_level( configKERNEL_INTERRUPT_PRIORITY );\r
 308 \r
 309         #if configUSE_TICKLESS_IDLE == 1\r
 310         {\r
 311                 /* The CPU woke because of a tick. */\r
 312                 ulTickFlag = pdTRUE;\r
 313 \r
 314                 /* If this is the first tick since exiting tickless mode then the CMT\r
 315                 compare match value needs resetting. */\r
 316                 CMT0.CMCOR = ( uint16_t ) ulMatchValueForOneTick;\r
 317         }\r
 318         #endif\r
 319 }\r
 320 /*-----------------------------------------------------------*/\r
 321 \r
 322 void vPortEndScheduler( void )\r
 323 {\r
 324         /* Not implemented in ports where there is nothing to return to.\r
 325         Artificially force an assert. */\r
 326         configASSERT( pxCurrentTCB == NULL );\r
 327 }\r
 328 /*-----------------------------------------------------------*/\r
 329 \r
 330 static void prvSetupTimerInterrupt( void )\r
 331 {\r
 332         /* Unlock. */\r
 333         SYSTEM.PRCR.WORD = portUNLOCK_KEY;\r
 334 \r
 335         /* Enable CMT0. */\r
 336         MSTP( CMT0 ) = 0;\r
 337 \r
 338         /* Lock again. */\r
 339         SYSTEM.PRCR.WORD = portLOCK_KEY;\r
 340 \r
 341         /* Interrupt on compare match. */\r
 342         CMT0.CMCR.BIT.CMIE = 1;\r
 343 \r
 344         /* Set the compare match value. */\r
 345         CMT0.CMCOR = ( uint16_t ) ulMatchValueForOneTick;\r
 346 \r
 347         /* Divide the PCLK. */\r
 348         #if portCLOCK_DIVISOR == 512\r
 349         {\r
 350                 CMT0.CMCR.BIT.CKS = 3;\r
 351         }\r
 352         #elif portCLOCK_DIVISOR == 128\r
 353         {\r
 354                 CMT0.CMCR.BIT.CKS = 2;\r
 355         }\r
 356         #elif portCLOCK_DIVISOR == 32\r
 357         {\r
 358                 CMT0.CMCR.BIT.CKS = 1;\r
 359         }\r
 360         #elif portCLOCK_DIVISOR == 8\r
 361         {\r
 362                 CMT0.CMCR.BIT.CKS = 0;\r
 363         }\r
 364         #else\r
 365         {\r
 366                 #error Invalid portCLOCK_DIVISOR setting\r
 367         }\r
 368         #endif\r
 369 \r
 370 \r
 371         /* Enable the interrupt... */\r
 372         _IEN( _CMT0_CMI0 ) = 1;\r
 373 \r
 374         /* ...and set its priority to the application defined kernel priority. */\r
 375         _IPR( _CMT0_CMI0 ) = configKERNEL_INTERRUPT_PRIORITY;\r
 376 \r
 377         /* Start the timer. */\r
 378         CMT.CMSTR0.BIT.STR0 = 1;\r
 379 }\r
 380 /*-----------------------------------------------------------*/\r
 381 \r
 382 #if configUSE_TICKLESS_IDLE == 1\r
 383 \r
 384         static void prvSleep( TickType_t xExpectedIdleTime )\r
 385         {\r
 386                 /* Allow the application to define some pre-sleep processing. */\r
 387                 configPRE_SLEEP_PROCESSING( xExpectedIdleTime );\r
 388 \r
 389                 /* xExpectedIdleTime being set to 0 by configPRE_SLEEP_PROCESSING()\r
 390                 means the application defined code has already executed the WAIT\r
 391                 instruction. */\r
 392                 if( xExpectedIdleTime > 0 )\r
 393                 {\r
 394                         __wait_for_interrupt();\r
 395                 }\r
 396 \r
 397                 /* Allow the application to define some post sleep processing. */\r
 398                 configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 399         }\r
 400 \r
 401 #endif /* configUSE_TICKLESS_IDLE */\r
 402 /*-----------------------------------------------------------*/\r
 403 \r
 404 #if configUSE_TICKLESS_IDLE == 1\r
 405 \r
 406         void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 407         {\r
 408         uint32_t ulMatchValue, ulCompleteTickPeriods, ulCurrentCount;\r
 409         eSleepModeStatus eSleepAction;\r
 410 \r
 411                 /* THIS FUNCTION IS CALLED WITH THE SCHEDULER SUSPENDED. */\r
 412 \r
 413                 /* Make sure the CMT reload value does not overflow the counter. */\r
 414                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 415                 {\r
 416                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 417                 }\r
 418 \r
 419                 /* Calculate the reload value required to wait xExpectedIdleTime tick\r
 420                 periods. */\r
 421                 ulMatchValue = ulMatchValueForOneTick * xExpectedIdleTime;\r
 422                 if( ulMatchValue > ulStoppedTimerCompensation )\r
 423                 {\r
 424                         /* Compensate for the fact that the CMT is going to be stopped\r
 425                         momentarily. */\r
 426                         ulMatchValue -= ulStoppedTimerCompensation;\r
 427                 }\r
 428 \r
 429                 /* Stop the CMT momentarily.  The time the CMT is stopped for is\r
 430                 accounted for as best it can be, but using the tickless mode will\r
 431                 inevitably result in some tiny drift of the time maintained by the\r
 432                 kernel with respect to calendar time. */\r
 433                 CMT.CMSTR0.BIT.STR0 = 0;\r
 434                 while( CMT.CMSTR0.BIT.STR0 == 1 )\r
 435                 {\r
 436                         /* Nothing to do here. */\r
 437                 }\r
 438 \r
 439                 /* Critical section using the global interrupt bit as the i bit is\r
 440                 automatically reset by the WAIT instruction. */\r
 441                 __disable_interrupt();\r
 442 \r
 443                 /* The tick flag is set to false before sleeping.  If it is true when\r
 444                 sleep mode is exited then sleep mode was probably exited because the\r
 445                 tick was suppressed for the entire xExpectedIdleTime period. */\r
 446                 ulTickFlag = pdFALSE;\r
 447 \r
 448                 /* If a context switch is pending then abandon the low power entry as\r
 449                 the context switch might have been pended by an external interrupt that\r
 450                 requires processing. */\r
 451                 eSleepAction = eTaskConfirmSleepModeStatus();\r
 452                 if( eSleepAction == eAbortSleep )\r
 453                 {\r
 454                         /* Restart tick. */\r
 455                         CMT.CMSTR0.BIT.STR0 = 1;\r
 456                         __enable_interrupt();\r
 457                 }\r
 458                 else if( eSleepAction == eNoTasksWaitingTimeout )\r
 459                 {\r
 460                     /* Protection off. */\r
 461                     SYSTEM.PRCR.WORD = portUNLOCK_KEY;\r
 462 \r
 463                     /* Ready for software standby with all clocks stopped. */\r
 464                         SYSTEM.SBYCR.BIT.SSBY = 1;\r
 465 \r
 466                     /* Protection on. */\r
 467                     SYSTEM.PRCR.WORD = portLOCK_KEY;\r
 468 \r
 469                         /* Sleep until something happens.  Calling prvSleep() will\r
 470                         automatically reset the i bit in the PSW. */\r
 471                         prvSleep( xExpectedIdleTime );\r
 472 \r
 473                         /* Restart the CMT. */\r
 474                         CMT.CMSTR0.BIT.STR0 = 1;\r
 475                 }\r
 476                 else\r
 477                 {\r
 478                     /* Protection off. */\r
 479                     SYSTEM.PRCR.WORD = portUNLOCK_KEY;\r
 480 \r
 481                     /* Ready for deep sleep mode. */\r
 482                         SYSTEM.MSTPCRC.BIT.DSLPE = 1;\r
 483                         SYSTEM.MSTPCRA.BIT.MSTPA28 = 1;\r
 484                         SYSTEM.SBYCR.BIT.SSBY = 0;\r
 485 \r
 486                     /* Protection on. */\r
 487                     SYSTEM.PRCR.WORD = portLOCK_KEY;\r
 488 \r
 489                     /* Adjust the match value to take into account that the current\r
 490                         time slice is already partially complete. */\r
 491                         ulMatchValue -= ( uint32_t ) CMT0.CMCNT;\r
 492                         CMT0.CMCOR = ( uint16_t ) ulMatchValue;\r
 493 \r
 494                         /* Restart the CMT to count up to the new match value. */\r
 495                         CMT0.CMCNT = 0;\r
 496                         CMT.CMSTR0.BIT.STR0 = 1;\r
 497 \r
 498                         /* Sleep until something happens.  Calling prvSleep() will\r
 499                         automatically reset the i bit in the PSW. */\r
 500                         prvSleep( xExpectedIdleTime );\r
 501 \r
 502                         /* Stop CMT.  Again, the time the SysTick is stopped for is\r
 503                         accounted for as best it can be, but using the tickless mode will\r
 504                         inevitably result in some tiny drift of the time maintained by the\r
 505                         kernel with     respect to calendar time. */\r
 506                         CMT.CMSTR0.BIT.STR0 = 0;\r
 507                         while( CMT.CMSTR0.BIT.STR0 == 1 )\r
 508                         {\r
 509                                 /* Nothing to do here. */\r
 510                         }\r
 511 \r
 512                         ulCurrentCount = ( uint32_t ) CMT0.CMCNT;\r
 513 \r
 514                         if( ulTickFlag != pdFALSE )\r
 515                         {\r
 516                                 /* The tick interrupt has already executed, although because\r
 517                                 this function is called with the scheduler suspended the actual\r
 518                                 tick processing will not occur until after this function has\r
 519                                 exited.  Reset the match value with whatever remains of this\r
 520                                 tick period. */\r
 521                                 ulMatchValue = ulMatchValueForOneTick - ulCurrentCount;\r
 522                                 CMT0.CMCOR = ( uint16_t ) ulMatchValue;\r
 523 \r
 524                                 /* The tick interrupt handler will already have pended the tick\r
 525                                 processing in the kernel.  As the pending tick will be\r
 526                                 processed as soon as this function exits, the tick value\r
 527                                 maintained by the tick is stepped forward by one less than the\r
 528                                 time spent sleeping.  The actual stepping of the tick appears\r
 529                                 later in this function. */\r
 530                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 531                         }\r
 532                         else\r
 533                         {\r
 534                                 /* Something other than the tick interrupt ended the sleep.\r
 535                                 How     many complete tick periods passed while the processor was\r
 536                                 sleeping? */\r
 537                                 ulCompleteTickPeriods = ulCurrentCount / ulMatchValueForOneTick;\r
 538 \r
 539                                 /* The match value is set to whatever fraction of a single tick\r
 540                                 period remains. */\r
 541                                 ulMatchValue = ulCurrentCount - ( ulCompleteTickPeriods * ulMatchValueForOneTick );\r
 542                                 CMT0.CMCOR = ( uint16_t ) ulMatchValue;\r
 543                         }\r
 544 \r
 545                         /* Restart the CMT so it runs up to the match value.  The match value\r
 546                         will get set to the value required to generate exactly one tick period\r
 547                         the next time the CMT interrupt executes. */\r
 548                         CMT0.CMCNT = 0;\r
 549                         CMT.CMSTR0.BIT.STR0 = 1;\r
 550 \r
 551                         /* Wind the tick forward by the number of tick periods that the CPU\r
 552                         remained in a low power state. */\r
 553                         vTaskStepTick( ulCompleteTickPeriods );\r
 554                 }\r
 555         }\r
 556 \r
 557 #endif /* configUSE_TICKLESS_IDLE */\r
 558 \r