git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/STR75x/port.c

   1 /*\r
   2     FreeRTOS V7.5.0 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   5 \r
   6     ***************************************************************************\r
   7      *                                                                       *\r
   8      *    FreeRTOS provides completely free yet professionally developed,    *\r
   9      *    robust, strictly quality controlled, supported, and cross          *\r
  10      *    platform software that has become a de facto standard.             *\r
  11      *                                                                       *\r
  12      *    Help yourself get started quickly and support the FreeRTOS         *\r
  13      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  14      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  15      *                                                                       *\r
  16      *    Thank you!                                                         *\r
  17      *                                                                       *\r
  18     ***************************************************************************\r
  19 \r
  20     This file is part of the FreeRTOS distribution.\r
  21 \r
  22     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  23     the terms of the GNU General Public License (version 2) as published by the\r
  24     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  25 \r
  26     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
  27     >>! a combined work that includes FreeRTOS without being obliged to provide\r
  28     >>! the source code for proprietary components outside of the FreeRTOS\r
  29     >>! kernel.\r
  30 \r
  31     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  32     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  33     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  34     link: http://www.freertos.org/a00114.html\r
  35 \r
  36     1 tab == 4 spaces!\r
  37 \r
  38     ***************************************************************************\r
  39      *                                                                       *\r
  40      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  41      *    not run, what could be wrong?"                                     *\r
  42      *                                                                       *\r
  43      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  44      *                                                                       *\r
  45     ***************************************************************************\r
  46 \r
  47     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  48     license and Real Time Engineers Ltd. contact details.\r
  49 \r
  50     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  51     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  52     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  53 \r
  54     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  55     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  56     licenses offer ticketed support, indemnification and middleware.\r
  57 \r
  58     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  59     engineered and independently SIL3 certified version for use in safety and\r
  60     mission critical applications that require provable dependability.\r
  61 \r
  62     1 tab == 4 spaces!\r
  63 */\r
  64 \r
  65 /*-----------------------------------------------------------\r
  66  * Implementation of functions defined in portable.h for the ST STR75x ARM7\r
  67  * port.\r
  68  *----------------------------------------------------------*/\r
  69 \r
  70 /* Library includes. */\r
  71 #include "75x_tb.h"\r
  72 #include "75x_eic.h"\r
  73 \r
  74 /* Scheduler includes. */\r
  75 #include "FreeRTOS.h"\r
  76 #include "task.h"\r
  77 \r
  78 /* Constants required to setup the initial stack. */\r
  79 #define portINITIAL_SPSR                                ( ( portSTACK_TYPE ) 0x3f ) /* System mode, THUMB mode, interrupts enabled. */\r
  80 #define portINSTRUCTION_SIZE                    ( ( portSTACK_TYPE ) 4 )\r
  81 \r
  82 /* Constants required to handle critical sections. */\r
  83 #define portNO_CRITICAL_NESTING                 ( ( unsigned long ) 0 )\r
  84 \r
  85 /* Prescale used on the timer clock when calculating the tick period. */\r
  86 #define portPRESCALE 20\r
  87 \r
  88 \r
  89 /*-----------------------------------------------------------*/\r
  90 \r
  91 /* Setup the TB to generate the tick interrupts. */\r
  92 static void prvSetupTimerInterrupt( void );\r
  93 \r
  94 /* ulCriticalNesting will get set to zero when the first task starts.  It\r
  95 cannot be initialised to 0 as this will cause interrupts to be enabled\r
  96 during the kernel initialisation process. */\r
  97 unsigned long ulCriticalNesting = ( unsigned long ) 9999;\r
  98 \r
  99 /* Tick interrupt routines for preemptive operation. */\r
 100 __arm void vPortPreemptiveTick( void );\r
 101 \r
 102 /*-----------------------------------------------------------*/\r
 103 \r
 104 /*\r
 105  * Initialise the stack of a task to look exactly as if a call to\r
 106  * portSAVE_CONTEXT had been called.\r
 107  *\r
 108  * See header file for description.\r
 109  */\r
 110 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 111 {\r
 112 portSTACK_TYPE *pxOriginalTOS;\r
 113 \r
 114         pxOriginalTOS = pxTopOfStack;\r
 115 \r
 116         /* To ensure asserts in tasks.c don't fail, although in this case the assert\r
 117         is not really required. */\r
 118         pxTopOfStack--;\r
 119 \r
 120         /* Setup the initial stack of the task.  The stack is set exactly as\r
 121         expected by the portRESTORE_CONTEXT() macro. */\r
 122 \r
 123         /* First on the stack is the return address - which in this case is the\r
 124         start of the task.  The offset is added to make the return address appear\r
 125         as it would within an IRQ ISR. */\r
 126         *pxTopOfStack = ( portSTACK_TYPE ) pxCode + portINSTRUCTION_SIZE;               \r
 127         pxTopOfStack--;\r
 128 \r
 129         *pxTopOfStack = ( portSTACK_TYPE ) 0xaaaaaaaa;  /* R14 */\r
 130         pxTopOfStack--; \r
 131         *pxTopOfStack = ( portSTACK_TYPE ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
 132         pxTopOfStack--;\r
 133         *pxTopOfStack = ( portSTACK_TYPE ) 0x12121212;  /* R12 */\r
 134         pxTopOfStack--; \r
 135         *pxTopOfStack = ( portSTACK_TYPE ) 0x11111111;  /* R11 */\r
 136         pxTopOfStack--; \r
 137         *pxTopOfStack = ( portSTACK_TYPE ) 0x10101010;  /* R10 */\r
 138         pxTopOfStack--; \r
 139         *pxTopOfStack = ( portSTACK_TYPE ) 0x09090909;  /* R9 */\r
 140         pxTopOfStack--; \r
 141         *pxTopOfStack = ( portSTACK_TYPE ) 0x08080808;  /* R8 */\r
 142         pxTopOfStack--; \r
 143         *pxTopOfStack = ( portSTACK_TYPE ) 0x07070707;  /* R7 */\r
 144         pxTopOfStack--; \r
 145         *pxTopOfStack = ( portSTACK_TYPE ) 0x06060606;  /* R6 */\r
 146         pxTopOfStack--; \r
 147         *pxTopOfStack = ( portSTACK_TYPE ) 0x05050505;  /* R5 */\r
 148         pxTopOfStack--; \r
 149         *pxTopOfStack = ( portSTACK_TYPE ) 0x04040404;  /* R4 */\r
 150         pxTopOfStack--; \r
 151         *pxTopOfStack = ( portSTACK_TYPE ) 0x03030303;  /* R3 */\r
 152         pxTopOfStack--; \r
 153         *pxTopOfStack = ( portSTACK_TYPE ) 0x02020202;  /* R2 */\r
 154         pxTopOfStack--; \r
 155         *pxTopOfStack = ( portSTACK_TYPE ) 0x01010101;  /* R1 */\r
 156         pxTopOfStack--; \r
 157 \r
 158         /* When the task starts is will expect to find the function parameter in\r
 159         R0. */\r
 160         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters; /* R0 */\r
 161         pxTopOfStack--;\r
 162 \r
 163         /* The status register is set for system mode, with interrupts enabled. */\r
 164         *pxTopOfStack = ( portSTACK_TYPE ) portINITIAL_SPSR;\r
 165         pxTopOfStack--;\r
 166 \r
 167         /* Interrupt flags cannot always be stored on the stack and will\r
 168         instead be stored in a variable, which is then saved as part of the\r
 169         tasks context. */\r
 170         *pxTopOfStack = portNO_CRITICAL_NESTING;\r
 171 \r
 172         return pxTopOfStack;    \r
 173 }\r
 174 /*-----------------------------------------------------------*/\r
 175 \r
 176 portBASE_TYPE xPortStartScheduler( void )\r
 177 {\r
 178 extern void vPortStartFirstTask( void );\r
 179 \r
 180         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 181         here already. */\r
 182         prvSetupTimerInterrupt();\r
 183 \r
 184         /* Start the first task. */\r
 185         vPortStartFirstTask();  \r
 186 \r
 187         /* Should not get here! */\r
 188         return 0;\r
 189 }\r
 190 /*-----------------------------------------------------------*/\r
 191 \r
 192 void vPortEndScheduler( void )\r
 193 {\r
 194         /* It is unlikely that the ARM port will require this function as there\r
 195         is nothing to return to.  */\r
 196 }\r
 197 /*-----------------------------------------------------------*/\r
 198 \r
 199 __arm void vPortPreemptiveTick( void )\r
 200 {\r
 201         /* Increment the tick counter. */\r
 202         if( xTaskIncrementTick() != pdFALSE )\r
 203         {\r
 204                 /* Select a new task to execute. */\r
 205                 vTaskSwitchContext();\r
 206         }\r
 207                 \r
 208         TB_ClearITPendingBit( TB_IT_Update );\r
 209 }\r
 210 /*-----------------------------------------------------------*/\r
 211 \r
 212 static void prvSetupTimerInterrupt( void )\r
 213 {\r
 214 EIC_IRQInitTypeDef  EIC_IRQInitStructure;       \r
 215 TB_InitTypeDef      TB_InitStructure;\r
 216 \r
 217         /* Setup the EIC for the TB. */\r
 218         EIC_IRQInitStructure.EIC_IRQChannelCmd = ENABLE;\r
 219         EIC_IRQInitStructure.EIC_IRQChannel = TB_IRQChannel;\r
 220         EIC_IRQInitStructure.EIC_IRQChannelPriority = 1;\r
 221         EIC_IRQInit(&EIC_IRQInitStructure);\r
 222         \r
 223         /* Setup the TB for the generation of the tick interrupt. */\r
 224         TB_InitStructure.TB_Mode = TB_Mode_Timing;\r
 225         TB_InitStructure.TB_CounterMode = TB_CounterMode_Down;\r
 226         TB_InitStructure.TB_Prescaler = portPRESCALE - 1;\r
 227         TB_InitStructure.TB_AutoReload = ( ( configCPU_CLOCK_HZ / portPRESCALE ) / configTICK_RATE_HZ );\r
 228         TB_Init(&TB_InitStructure);\r
 229         \r
 230         /* Enable TB Update interrupt */\r
 231         TB_ITConfig(TB_IT_Update, ENABLE);\r
 232 \r
 233         /* Clear TB Update interrupt pending bit */\r
 234         TB_ClearITPendingBit(TB_IT_Update);\r
 235 \r
 236         /* Enable TB */\r
 237         TB_Cmd(ENABLE);\r
 238 }\r
 239 /*-----------------------------------------------------------*/\r
 240 \r
 241 __arm __interwork void vPortEnterCritical( void )\r
 242 {\r
 243         /* Disable interrupts first! */\r
 244         __disable_interrupt();\r
 245 \r
 246         /* Now interrupts are disabled ulCriticalNesting can be accessed\r
 247         directly.  Increment ulCriticalNesting to keep a count of how many times\r
 248         portENTER_CRITICAL() has been called. */\r
 249         ulCriticalNesting++;\r
 250 }\r
 251 /*-----------------------------------------------------------*/\r
 252 \r
 253 __arm __interwork void vPortExitCritical( void )\r
 254 {\r
 255         if( ulCriticalNesting > portNO_CRITICAL_NESTING )\r
 256         {\r
 257                 /* Decrement the nesting count as we are leaving a critical section. */\r
 258                 ulCriticalNesting--;\r
 259 \r
 260                 /* If the nesting level has reached zero then interrupts should be\r
 261                 re-enabled. */\r
 262                 if( ulCriticalNesting == portNO_CRITICAL_NESTING )\r
 263                 {\r
 264                         __enable_interrupt();\r
 265                 }\r
 266         }\r
 267 }\r
 268 /*-----------------------------------------------------------*/\r
 269 \r
 270 \r
 271 \r
 272 \r
 273 \r
 274 \r