git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/IAR/STR75x/port.c

   1 /*\r
   2  * FreeRTOS Kernel V10.1.1\r
   3  * Copyright (C) 2018 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software.\r
  14  *\r
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  21  *\r
  22  * http://www.FreeRTOS.org\r
  23  * http://aws.amazon.com/freertos\r
  24  *\r
  25  * 1 tab == 4 spaces!\r
  26  */\r
  27 \r
  28 /*-----------------------------------------------------------\r
  29  * Implementation of functions defined in portable.h for the ST STR75x ARM7\r
  30  * port.\r
  31  *----------------------------------------------------------*/\r
  32 \r
  33 /* Library includes. */\r
  34 #include "75x_tb.h"\r
  35 #include "75x_eic.h"\r
  36 \r
  37 /* Scheduler includes. */\r
  38 #include "FreeRTOS.h"\r
  39 #include "task.h"\r
  40 \r
  41 /* Constants required to setup the initial stack. */\r
  42 #define portINITIAL_SPSR                                ( ( StackType_t ) 0x3f ) /* System mode, THUMB mode, interrupts enabled. */\r
  43 #define portINSTRUCTION_SIZE                    ( ( StackType_t ) 4 )\r
  44 \r
  45 /* Constants required to handle critical sections. */\r
  46 #define portNO_CRITICAL_NESTING                 ( ( uint32_t ) 0 )\r
  47 \r
  48 /* Prescale used on the timer clock when calculating the tick period. */\r
  49 #define portPRESCALE 20\r
  50 \r
  51 \r
  52 /*-----------------------------------------------------------*/\r
  53 \r
  54 /* Setup the TB to generate the tick interrupts. */\r
  55 static void prvSetupTimerInterrupt( void );\r
  56 \r
  57 /* ulCriticalNesting will get set to zero when the first task starts.  It\r
  58 cannot be initialised to 0 as this will cause interrupts to be enabled\r
  59 during the kernel initialisation process. */\r
  60 uint32_t ulCriticalNesting = ( uint32_t ) 9999;\r
  61 \r
  62 /* Tick interrupt routines for preemptive operation. */\r
  63 __arm void vPortPreemptiveTick( void );\r
  64 \r
  65 /*-----------------------------------------------------------*/\r
  66 \r
  67 /*\r
  68  * Initialise the stack of a task to look exactly as if a call to\r
  69  * portSAVE_CONTEXT had been called.\r
  70  *\r
  71  * See header file for description.\r
  72  */\r
  73 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
  74 {\r
  75 StackType_t *pxOriginalTOS;\r
  76 \r
  77         pxOriginalTOS = pxTopOfStack;\r
  78 \r
  79         /* To ensure asserts in tasks.c don't fail, although in this case the assert\r
  80         is not really required. */\r
  81         pxTopOfStack--;\r
  82 \r
  83         /* Setup the initial stack of the task.  The stack is set exactly as\r
  84         expected by the portRESTORE_CONTEXT() macro. */\r
  85 \r
  86         /* First on the stack is the return address - which in this case is the\r
  87         start of the task.  The offset is added to make the return address appear\r
  88         as it would within an IRQ ISR. */\r
  89         *pxTopOfStack = ( StackType_t ) pxCode + portINSTRUCTION_SIZE;          \r
  90         pxTopOfStack--;\r
  91 \r
  92         *pxTopOfStack = ( StackType_t ) 0xaaaaaaaa;     /* R14 */\r
  93         pxTopOfStack--; \r
  94         *pxTopOfStack = ( StackType_t ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
  95         pxTopOfStack--;\r
  96         *pxTopOfStack = ( StackType_t ) 0x12121212;     /* R12 */\r
  97         pxTopOfStack--; \r
  98         *pxTopOfStack = ( StackType_t ) 0x11111111;     /* R11 */\r
  99         pxTopOfStack--; \r
 100         *pxTopOfStack = ( StackType_t ) 0x10101010;     /* R10 */\r
 101         pxTopOfStack--; \r
 102         *pxTopOfStack = ( StackType_t ) 0x09090909;     /* R9 */\r
 103         pxTopOfStack--; \r
 104         *pxTopOfStack = ( StackType_t ) 0x08080808;     /* R8 */\r
 105         pxTopOfStack--; \r
 106         *pxTopOfStack = ( StackType_t ) 0x07070707;     /* R7 */\r
 107         pxTopOfStack--; \r
 108         *pxTopOfStack = ( StackType_t ) 0x06060606;     /* R6 */\r
 109         pxTopOfStack--; \r
 110         *pxTopOfStack = ( StackType_t ) 0x05050505;     /* R5 */\r
 111         pxTopOfStack--; \r
 112         *pxTopOfStack = ( StackType_t ) 0x04040404;     /* R4 */\r
 113         pxTopOfStack--; \r
 114         *pxTopOfStack = ( StackType_t ) 0x03030303;     /* R3 */\r
 115         pxTopOfStack--; \r
 116         *pxTopOfStack = ( StackType_t ) 0x02020202;     /* R2 */\r
 117         pxTopOfStack--; \r
 118         *pxTopOfStack = ( StackType_t ) 0x01010101;     /* R1 */\r
 119         pxTopOfStack--; \r
 120 \r
 121         /* When the task starts is will expect to find the function parameter in\r
 122         R0. */\r
 123         *pxTopOfStack = ( StackType_t ) pvParameters; /* R0 */\r
 124         pxTopOfStack--;\r
 125 \r
 126         /* The status register is set for system mode, with interrupts enabled. */\r
 127         *pxTopOfStack = ( StackType_t ) portINITIAL_SPSR;\r
 128         pxTopOfStack--;\r
 129 \r
 130         /* Interrupt flags cannot always be stored on the stack and will\r
 131         instead be stored in a variable, which is then saved as part of the\r
 132         tasks context. */\r
 133         *pxTopOfStack = portNO_CRITICAL_NESTING;\r
 134 \r
 135         return pxTopOfStack;    \r
 136 }\r
 137 /*-----------------------------------------------------------*/\r
 138 \r
 139 BaseType_t xPortStartScheduler( void )\r
 140 {\r
 141 extern void vPortStartFirstTask( void );\r
 142 \r
 143         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 144         here already. */\r
 145         prvSetupTimerInterrupt();\r
 146 \r
 147         /* Start the first task. */\r
 148         vPortStartFirstTask();  \r
 149 \r
 150         /* Should not get here! */\r
 151         return 0;\r
 152 }\r
 153 /*-----------------------------------------------------------*/\r
 154 \r
 155 void vPortEndScheduler( void )\r
 156 {\r
 157         /* It is unlikely that the ARM port will require this function as there\r
 158         is nothing to return to.  */\r
 159 }\r
 160 /*-----------------------------------------------------------*/\r
 161 \r
 162 __arm void vPortPreemptiveTick( void )\r
 163 {\r
 164         /* Increment the tick counter. */\r
 165         if( xTaskIncrementTick() != pdFALSE )\r
 166         {\r
 167                 /* Select a new task to execute. */\r
 168                 vTaskSwitchContext();\r
 169         }\r
 170                 \r
 171         TB_ClearITPendingBit( TB_IT_Update );\r
 172 }\r
 173 /*-----------------------------------------------------------*/\r
 174 \r
 175 static void prvSetupTimerInterrupt( void )\r
 176 {\r
 177 EIC_IRQInitTypeDef  EIC_IRQInitStructure;       \r
 178 TB_InitTypeDef      TB_InitStructure;\r
 179 \r
 180         /* Setup the EIC for the TB. */\r
 181         EIC_IRQInitStructure.EIC_IRQChannelCmd = ENABLE;\r
 182         EIC_IRQInitStructure.EIC_IRQChannel = TB_IRQChannel;\r
 183         EIC_IRQInitStructure.EIC_IRQChannelPriority = 1;\r
 184         EIC_IRQInit(&EIC_IRQInitStructure);\r
 185         \r
 186         /* Setup the TB for the generation of the tick interrupt. */\r
 187         TB_InitStructure.TB_Mode = TB_Mode_Timing;\r
 188         TB_InitStructure.TB_CounterMode = TB_CounterMode_Down;\r
 189         TB_InitStructure.TB_Prescaler = portPRESCALE - 1;\r
 190         TB_InitStructure.TB_AutoReload = ( ( configCPU_CLOCK_HZ / portPRESCALE ) / configTICK_RATE_HZ );\r
 191         TB_Init(&TB_InitStructure);\r
 192         \r
 193         /* Enable TB Update interrupt */\r
 194         TB_ITConfig(TB_IT_Update, ENABLE);\r
 195 \r
 196         /* Clear TB Update interrupt pending bit */\r
 197         TB_ClearITPendingBit(TB_IT_Update);\r
 198 \r
 199         /* Enable TB */\r
 200         TB_Cmd(ENABLE);\r
 201 }\r
 202 /*-----------------------------------------------------------*/\r
 203 \r
 204 __arm __interwork void vPortEnterCritical( void )\r
 205 {\r
 206         /* Disable interrupts first! */\r
 207         __disable_interrupt();\r
 208 \r
 209         /* Now interrupts are disabled ulCriticalNesting can be accessed\r
 210         directly.  Increment ulCriticalNesting to keep a count of how many times\r
 211         portENTER_CRITICAL() has been called. */\r
 212         ulCriticalNesting++;\r
 213 }\r
 214 /*-----------------------------------------------------------*/\r
 215 \r
 216 __arm __interwork void vPortExitCritical( void )\r
 217 {\r
 218         if( ulCriticalNesting > portNO_CRITICAL_NESTING )\r
 219         {\r
 220                 /* Decrement the nesting count as we are leaving a critical section. */\r
 221                 ulCriticalNesting--;\r
 222 \r
 223                 /* If the nesting level has reached zero then interrupts should be\r
 224                 re-enabled. */\r
 225                 if( ulCriticalNesting == portNO_CRITICAL_NESTING )\r
 226                 {\r
 227                         __enable_interrupt();\r
 228                 }\r
 229         }\r
 230 }\r
 231 /*-----------------------------------------------------------*/\r
 232 \r
 233 \r
 234 \r
 235 \r
 236 \r
 237 \r