git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/MPLAB/PIC32MEC14xx/port_asm.S

   1 /*\r
   2     FreeRTOS V9.0.0rc1 - Copyright (C) 2016 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /* FreeRTOS includes. */\r
  71 #include "FreeRTOSConfig.h"\r
  72 #include "ISR_Support.h"\r
  73 \r
  74 /* Microchip includes. */\r
  75 #include <xc.h>\r
  76 #include <sys/asm.h>\r
  77 \r
  78         .extern pxCurrentTCB\r
  79         .extern vTaskSwitchContext\r
  80         .extern vPortIncrementTick\r
  81         .extern xISRStackTop\r
  82 \r
  83         PORT_CPP_JTVIC_BASE = 0xBFFFC000\r
  84         PORT_CCP_JTVIC_GIRQ24_SRC = 0xBFFFC100\r
  85 \r
  86         .global vPortStartFirstTask .text\r
  87         .global vPortYieldISR .text\r
  88         .global vPortTickInterruptHandler .text\r
  89 \r
  90 \r
  91 /******************************************************************/\r
  92 \r
  93 \r
  94 /***************************************************************\r
  95 *  The following is needed to locate the\r
  96 *  vPortTickInterruptHandler function into the correct vector\r
  97 *  MEC14xx - This ISR will only be used if HW timers' interrupts\r
  98 *  in GIRQ23 are disaggregated.\r
  99 *\r
 100 ***************************************************************/\r
 101 \r
 102         .set  noreorder\r
 103         .set  noat\r
 104         .set  micromips\r
 105 \r
 106         .section .text, code\r
 107         .ent    vPortTickInterruptHandler\r
 108 \r
 109 #if configTIMERS_DISAGGREGATED_ISRS == 0\r
 110 \r
 111         .globl girq23_isr\r
 112 \r
 113 girq23_isr:\r
 114 vPortTickInterruptHandler:\r
 115 \r
 116         portSAVE_CONTEXT\r
 117 \r
 118         jal             girq23_handler\r
 119         nop\r
 120 \r
 121         portRESTORE_CONTEXT\r
 122 \r
 123 .end vPortTickInterruptHandler\r
 124 \r
 125 #else\r
 126 \r
 127         .globl girq23_b4\r
 128 \r
 129 girq23_b4:\r
 130 vPortTickInterruptHandler:\r
 131 \r
 132         portSAVE_CONTEXT\r
 133 \r
 134         jal             vPortIncrementTick\r
 135         nop\r
 136 \r
 137         portRESTORE_CONTEXT\r
 138 \r
 139 .end vPortTickInterruptHandler\r
 140 \r
 141 #endif /* #if configTIMERS_DISAGGREGATED_ISRS == 0 */\r
 142 \r
 143 /******************************************************************/\r
 144 \r
 145         .set    micromips\r
 146         .set    noreorder\r
 147         .set    noat\r
 148 \r
 149         .section .text, code\r
 150         .ent    vPortStartFirstTask\r
 151 \r
 152 vPortStartFirstTask:\r
 153 \r
 154         /* Simply restore the context of the highest priority task that has\r
 155         been created so far. */\r
 156         portRESTORE_CONTEXT\r
 157 \r
 158 .end vPortStartFirstTask\r
 159 \r
 160 \r
 161 \r
 162 /*******************************************************************/\r
 163 \r
 164 /***************************************************************\r
 165 *  The following is needed to locate the vPortYieldISR function into the correct\r
 166 * vector.\r
 167 ***************************************************************/\r
 168 \r
 169         .set micromips\r
 170         .set noreorder\r
 171         .set noat\r
 172 \r
 173         .section .text, code\r
 174 \r
 175         .global vPortYieldISR\r
 176 \r
 177 \r
 178 #if configCPU_DISAGGREGATED_ISRS == 0\r
 179         .global girq24_isr\r
 180         .ent girq24_isr\r
 181 girq24_isr:\r
 182         la              k0, PORT_CPP_JTVIC_BASE\r
 183         lw              k0, 0x10C(k0)\r
 184         andi    k1, k0, 0x2\r
 185         bgtz    k1, vPortYieldISR\r
 186         nop\r
 187 \r
 188         portSAVE_CONTEXT\r
 189 \r
 190         jal             girq24_b_0_2\r
 191 \r
 192         portRESTORE_CONTEXT\r
 193 \r
 194         .end girq24_isr\r
 195 \r
 196 #else\r
 197         .global girq24_b1\r
 198 girq24_b1:\r
 199 #endif\r
 200                 .ent  vPortYieldISR\r
 201 vPortYieldISR:\r
 202 \r
 203         /* Make room for the context. First save the current status so it can be\r
 204         manipulated, and the cause and EPC registers so thier original values\r
 205         are captured. */\r
 206         addiu   sp, sp, -portCONTEXT_SIZE\r
 207         mfc0    k1, _CP0_STATUS\r
 208 \r
 209         /* Also save s6 and s5 so they can be used.  Any nesting interrupts should\r
 210         maintain the values of these registers across the ISR. */\r
 211         sw              s6, 44(sp)\r
 212         sw              s5, 40(sp)\r
 213         sw              k1, portSTATUS_STACK_LOCATION(sp)\r
 214 \r
 215         /* Prepare to re-enable interrupts above the kernel priority. */\r
 216         ins             k1, zero, 10, 7          /* Clear IPL bits 0:6. */\r
 217         ins             k1, zero, 18, 1          /* Clear IPL bit 7  */\r
 218         ori             k1, k1, ( configMAX_SYSCALL_INTERRUPT_PRIORITY << 10 )\r
 219         ins             k1, zero, 1, 4            /* Clear EXL, ERL and UM. */\r
 220 \r
 221         /* s5 is used as the frame pointer. */\r
 222         add             s5, zero, sp\r
 223 \r
 224         /* Swap to the system stack.  This is not conditional on the nesting\r
 225         count as this interrupt is always the lowest priority and therefore\r
 226         the nesting is always 0. */\r
 227         la              sp, xISRStackTop\r
 228         lw              sp, (sp)\r
 229 \r
 230         /* Set the nesting count. */\r
 231         la              k0, uxInterruptNesting\r
 232         addiu   s6, zero, 1\r
 233         sw              s6, 0(k0)\r
 234 \r
 235         /* s6 holds the EPC value, this is saved with the rest of the context\r
 236         after interrupts are enabled. */\r
 237         mfc0    s6, _CP0_EPC\r
 238 \r
 239         /* Re-enable interrupts above configMAX_SYSCALL_INTERRUPT_PRIORITY. */\r
 240         mtc0    k1, _CP0_STATUS\r
 241 \r
 242         /* Save the context into the space just created.  s6 is saved again\r
 243         here as it now contains the EPC value. */\r
 244         sw              ra, 120(s5)\r
 245         sw              s8, 116(s5)\r
 246         sw              t9, 112(s5)\r
 247         sw              t8, 108(s5)\r
 248         sw              t7, 104(s5)\r
 249         sw              t6, 100(s5)\r
 250         sw              t5, 96(s5)\r
 251         sw              t4, 92(s5)\r
 252         sw              t3, 88(s5)\r
 253         sw              t2, 84(s5)\r
 254         sw              t1, 80(s5)\r
 255         sw              t0, 76(s5)\r
 256         sw              a3, 72(s5)\r
 257         sw              a2, 68(s5)\r
 258         sw              a1, 64(s5)\r
 259         sw              a0, 60(s5)\r
 260         sw              v1, 56(s5)\r
 261         sw              v0, 52(s5)\r
 262         sw              s7, 48(s5)\r
 263         sw              s6, portEPC_STACK_LOCATION(s5)\r
 264         /* s5 and s6 has already been saved. */\r
 265         sw              s4, 36(s5)\r
 266         sw              s3, 32(s5)\r
 267         sw              s2, 28(s5)\r
 268         sw              s1, 24(s5)\r
 269         sw              s0, 20(s5)\r
 270         sw              $1, 16(s5)\r
 271 \r
 272         /* s7 is used as a scratch register as this should always be saved acro ss\r
 273         nesting interrupts. */\r
 274         mfhi    s7\r
 275         sw              s7, 12(s5)\r
 276         mflo    s7\r
 277         sw              s7, 8(s5)\r
 278 \r
 279         /* Save the stack pointer to the task. */\r
 280         la              s7, pxCurrentTCB\r
 281         lw              s7, (s7)\r
 282         sw              s5, (s7)\r
 283 \r
 284         /* Set the interrupt mask to the max priority that can use the API.\r
 285         The yield handler will only be called at configKERNEL_INTERRUPT_PRIORITY\r
 286         which is below configMAX_SYSCALL_INTERRUPT_PRIORITY - so this can only\r
 287         ever raise the IPL value and never lower it. */\r
 288         di\r
 289         ehb\r
 290         mfc0    s7, _CP0_STATUS\r
 291         ins             s7, zero, 10, 7\r
 292         ins             s7, zero, 18, 1\r
 293         ori             s6, s7, ( configMAX_SYSCALL_INTERRUPT_PRIORITY << 10 ) | 1\r
 294 \r
 295         /* This mtc0 re-enables interrupts, but only above\r
 296         configMAX_SYSCALL_INTERRUPT_PRIORITY. */\r
 297         mtc0    s6, _CP0_STATUS\r
 298         ehb\r
 299 \r
 300         /* Clear the software interrupt in the core. */\r
 301         mfc0    s6, _CP0_CAUSE\r
 302         ins             s6, zero, 8, 1\r
 303         mtc0    s6, _CP0_CAUSE\r
 304         ehb\r
 305 \r
 306         /* Clear the interrupt in the interrupt controller.\r
 307         MEC14xx GIRQ24 Source bit[1] = 1 to clear */\r
 308         la              s6, PORT_CCP_JTVIC_GIRQ24_SRC\r
 309         addiu   s4, zero, 2\r
 310         sw              s4, (s6)\r
 311         jal             vTaskSwitchContext\r
 312         nop\r
 313 \r
 314         /* Clear the interrupt mask again. The saved status value is still in s7 */\r
 315         mtc0    s7, _CP0_STATUS\r
 316         ehb\r
 317 \r
 318         /* Restore the stack pointer from the TCB. */\r
 319         la              s0, pxCurrentTCB\r
 320         lw              s0, (s0)\r
 321         lw              s5, (s0)\r
 322 \r
 323         /* Restore the rest of the context. */\r
 324         lw              s0, 8(s5)\r
 325         mtlo    s0\r
 326         lw              s0, 12(s5)\r
 327         mthi    s0\r
 328 \r
 329         lw              $1, 16(s5)\r
 330         lw              s0, 20(s5)\r
 331         lw              s1, 24(s5)\r
 332         lw              s2, 28(s5)\r
 333         lw              s3, 32(s5)\r
 334         lw              s4, 36(s5)\r
 335 \r
 336         /* s5 is loaded later. */\r
 337         lw              s6, 44(s5)\r
 338         lw              s7, 48(s5)\r
 339         lw              v0, 52(s5)\r
 340         lw              v1, 56(s5)\r
 341         lw              a0, 60(s5)\r
 342         lw              a1, 64(s5)\r
 343         lw              a2, 68(s5)\r
 344         lw              a3, 72(s5)\r
 345         lw              t0, 76(s5)\r
 346         lw              t1, 80(s5)\r
 347         lw              t2, 84(s5)\r
 348         lw              t3, 88(s5)\r
 349         lw              t4, 92(s5)\r
 350         lw              t5, 96(s5)\r
 351         lw              t6, 100(s5)\r
 352         lw              t7, 104(s5)\r
 353         lw              t8, 108(s5)\r
 354         lw              t9, 112(s5)\r
 355         lw              s8, 116(s5)\r
 356         lw              ra, 120(s5)\r
 357 \r
 358         /* Protect access to the k registers, and others. */\r
 359         di\r
 360         ehb\r
 361 \r
 362         /* Set nesting back to zero.  As the lowest priority interrupt this\r
 363         interrupt cannot have nested. */\r
 364         la              k0, uxInterruptNesting\r
 365         sw              zero, 0(k0)\r
 366 \r
 367         /* Switch back to use the real stack pointer. */\r
 368         add             sp, zero, s5\r
 369 \r
 370         /* Restore the real s5 value. */\r
 371         lw              s5, 40(sp)\r
 372 \r
 373         /* Pop the status and epc values. */\r
 374         lw              k1, portSTATUS_STACK_LOCATION(sp)\r
 375         lw              k0, portEPC_STACK_LOCATION(sp)\r
 376 \r
 377         /* Remove stack frame. */\r
 378         addiu   sp, sp, portCONTEXT_SIZE\r
 379 \r
 380         mtc0    k1, _CP0_STATUS\r
 381         mtc0    k0, _CP0_EPC\r
 382         ehb\r
 383         eret\r
 384         nop\r
 385 \r
 386 .end    vPortYieldISR\r
 387 \r
 388 \r
 389 \r
 390 \r