git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/MPLAB/PIC32MX/port_asm.S

   1 /*\r
   2     FreeRTOS V7.4.0 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     FEATURES AND PORTS ARE ADDED TO FREERTOS ALL THE TIME.  PLEASE VISIT\r
   5     http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
  10      *    Complete, revised, and edited pdf reference manuals are also       *\r
  11      *    available.                                                         *\r
  12      *                                                                       *\r
  13      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  14      *    ensuring you get running as quickly as possible and with an        *\r
  15      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  16      *    the FreeRTOS project to continue with its mission of providing     *\r
  17      *    professional grade, cross platform, de facto standard solutions    *\r
  18      *    for microcontrollers - completely free of charge!                  *\r
  19      *                                                                       *\r
  20      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  21      *                                                                       *\r
  22      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  23      *                                                                       *\r
  24     ***************************************************************************\r
  25 \r
  26 \r
  27     This file is part of the FreeRTOS distribution.\r
  28 \r
  29     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  30     the terms of the GNU General Public License (version 2) as published by the\r
  31     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  32 \r
  33     >>>>>>NOTE<<<<<< The modification to the GPL is included to allow you to\r
  34     distribute a combined work that includes FreeRTOS without being obliged to\r
  35     provide the source code for proprietary components outside of the FreeRTOS\r
  36     kernel.\r
  37 \r
  38     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  39     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  40     FOR A PARTICULAR PURPOSE.  See the GNU General Public License for more\r
  41     details. You should have received a copy of the GNU General Public License\r
  42     and the FreeRTOS license exception along with FreeRTOS; if not itcan be\r
  43     viewed here: http://www.freertos.org/a00114.html and also obtained by\r
  44     writing to Real Time Engineers Ltd., contact details for whom are available\r
  45     on the FreeRTOS WEB site.\r
  46 \r
  47     1 tab == 4 spaces!\r
  48 \r
  49     ***************************************************************************\r
  50      *                                                                       *\r
  51      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  52      *    not run, what could be wrong?"                                     *\r
  53      *                                                                       *\r
  54      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  55      *                                                                       *\r
  56     ***************************************************************************\r
  57 \r
  58 \r
  59     http://www.FreeRTOS.org - Documentation, books, training, latest versions, \r
  60     license and Real Time Engineers Ltd. contact details.\r
  61 \r
  62     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  63     including FreeRTOS+Trace - an indispensable productivity tool, and our new\r
  64     fully thread aware and reentrant UDP/IP stack.\r
  65 \r
  66     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High \r
  67     Integrity Systems, who sell the code with commercial support, \r
  68     indemnification and middleware, under the OpenRTOS brand.\r
  69     \r
  70     http://www.SafeRTOS.com - High Integrity Systems also provide a safety \r
  71     engineered and independently SIL3 certified version for use in safety and \r
  72     mission critical applications that require provable dependability.\r
  73 */\r
  74 \r
  75 #include <p32xxxx.h>\r
  76 #include <sys/asm.h>\r
  77 #include "ISR_Support.h"\r
  78 \r
  79 \r
  80         .set    nomips16\r
  81         .set    noreorder\r
  82 \r
  83         .extern pxCurrentTCB\r
  84         .extern vTaskSwitchContext\r
  85         .extern vPortIncrementTick\r
  86         .extern xISRStackTop\r
  87 \r
  88         .global vPortStartFirstTask\r
  89         .global vPortYieldISR\r
  90         .global vPortTickInterruptHandler\r
  91 \r
  92 \r
  93 /******************************************************************/\r
  94 \r
  95         .set            noreorder\r
  96         .set            noat\r
  97         .ent            vPortTickInterruptHandler\r
  98 \r
  99 vPortTickInterruptHandler:\r
 100 \r
 101         portSAVE_CONTEXT\r
 102 \r
 103         jal             vPortIncrementTick\r
 104         nop\r
 105 \r
 106         portRESTORE_CONTEXT\r
 107 \r
 108         .end vPortTickInterruptHandler\r
 109 \r
 110 /******************************************************************/\r
 111 \r
 112         .set            noreorder\r
 113         .set            noat\r
 114         .ent            xPortStartScheduler\r
 115 \r
 116 vPortStartFirstTask:\r
 117 \r
 118         /* Simply restore the context of the highest priority task that has been\r
 119         created so far. */\r
 120         portRESTORE_CONTEXT\r
 121 \r
 122         .end xPortStartScheduler\r
 123 \r
 124 \r
 125 \r
 126 /*******************************************************************/\r
 127 \r
 128         .set            noreorder\r
 129         .set            noat\r
 130         .ent            vPortYieldISR\r
 131 \r
 132 vPortYieldISR:\r
 133 \r
 134         /* Make room for the context. First save the current status so we can\r
 135         manipulate it, and the cause and EPC registers so we capture their\r
 136         original values in case of interrupt nesting. */\r
 137         mfc0            k0, _CP0_CAUSE\r
 138         addiu           sp,     sp, -portCONTEXT_SIZE\r
 139         mfc0            k1, _CP0_STATUS\r
 140 \r
 141         /* Also save s6 and s5 so we can use them during this interrupt.  Any\r
 142         nesting interrupts should maintain the values of these registers\r
 143         across the ISR. */\r
 144         sw                      s6, 44(sp)\r
 145         sw                      s5, 40(sp)\r
 146         sw                      k1, portSTATUS_STACK_LOCATION(sp)\r
 147 \r
 148         /* Enable interrupts above the current priority. */\r
 149         srl                     k0, k0, 0xa\r
 150         ins             k1, k0, 10, 6\r
 151         ins                     k1, zero, 1, 4\r
 152 \r
 153         /* s5 is used as the frame pointer. */\r
 154         add                     s5, zero, sp\r
 155 \r
 156         /* Swap to the system stack.  This is not conditional on the nesting\r
 157         count as this interrupt is always the lowest priority and therefore\r
 158         the nesting is always 0. */\r
 159         la                      sp, xISRStackTop\r
 160         lw                      sp, (sp)\r
 161 \r
 162         /* Set the nesting count. */\r
 163         la                      k0, uxInterruptNesting\r
 164         addiu           s6, zero, 1\r
 165         sw                      s6, 0(k0)\r
 166 \r
 167         /* s6 holds the EPC value, this is saved with the rest of the context\r
 168         after interrupts are enabled. */\r
 169         mfc0            s6, _CP0_EPC\r
 170 \r
 171         /* Re-enable interrupts. */\r
 172         mtc0            k1, _CP0_STATUS\r
 173 \r
 174         /* Save the context into the space just created.  s6 is saved again\r
 175         here as it now contains the EPC value. */\r
 176         sw                      ra,     120(s5)\r
 177         sw                      s8, 116(s5)\r
 178         sw                      t9, 112(s5)\r
 179         sw                      t8,     108(s5)\r
 180         sw                      t7,     104(s5)\r
 181         sw                      t6, 100(s5)\r
 182         sw                      t5, 96(s5)\r
 183         sw                      t4, 92(s5)\r
 184         sw                      t3, 88(s5)\r
 185         sw                      t2, 84(s5)\r
 186         sw                      t1, 80(s5)\r
 187         sw                      t0, 76(s5)\r
 188         sw                      a3, 72(s5)\r
 189         sw                      a2, 68(s5)\r
 190         sw                      a1, 64(s5)\r
 191         sw                      a0, 60(s5)\r
 192         sw                      v1, 56(s5)\r
 193         sw                      v0, 52(s5)\r
 194         sw                      s7, 48(s5)\r
 195         sw                      s6, portEPC_STACK_LOCATION(s5)\r
 196         /* s5 and s6 has already been saved. */\r
 197         sw                      s4,     36(s5)\r
 198         sw                      s3, 32(s5)\r
 199         sw                      s2, 28(s5)\r
 200         sw                      s1, 24(s5)\r
 201         sw                      s0, 20(s5)\r
 202         sw                      $1, 16(s5)\r
 203 \r
 204         /* s7 is used as a scratch register as this should always be saved across\r
 205         nesting interrupts. */\r
 206         mfhi            s7\r
 207         sw                      s7, 12(s5)\r
 208         mflo            s7\r
 209         sw                      s7, 8(s5)\r
 210 \r
 211         /* Save the stack pointer to the task. */\r
 212         la                      s7, pxCurrentTCB\r
 213         lw                      s7, (s7)\r
 214         sw                      s5, (s7)\r
 215 \r
 216         /* Set the interrupt mask to the max priority that can use the API.  The\r
 217         yield handler will only be called at configKERNEL_INTERRUPT_PRIORITY which\r
 218         is below configMAX_SYSCALL_INTERRUPT_PRIORITY - so this can only ever\r
 219         raise the IPL value and never lower it. */\r
 220         di\r
 221         mfc0            s7, _CP0_STATUS\r
 222         ins             s7, $0, 10, 6\r
 223         ori                     s6, s7, ( configMAX_SYSCALL_INTERRUPT_PRIORITY << 10 ) | 1\r
 224 \r
 225         /* This mtc0 re-enables interrupts, but only above\r
 226         configMAX_SYSCALL_INTERRUPT_PRIORITY. */\r
 227         mtc0            s6, _CP0_STATUS\r
 228 \r
 229         /* Clear the software interrupt in the core. */\r
 230         mfc0            s6, _CP0_CAUSE\r
 231         ins                     s6, zero, 8, 1\r
 232         mtc0            s6, _CP0_CAUSE\r
 233 \r
 234         /* Clear the interrupt in the interrupt controller. */\r
 235         la                      s6, IFS0CLR\r
 236         addiu           s4, zero, 2\r
 237         sw                      s4, (s6)\r
 238 \r
 239         jal                     vTaskSwitchContext\r
 240         nop\r
 241 \r
 242         /* Clear the interrupt mask again.  The saved status value is still in s7. */\r
 243         mtc0            s7, _CP0_STATUS\r
 244 \r
 245         /* Restore the stack pointer from the TCB. */\r
 246         la                      s0, pxCurrentTCB\r
 247         lw                      s0, (s0)\r
 248         lw                      s5, (s0)\r
 249 \r
 250         /* Restore the rest of the context. */\r
 251         lw                      s0, 8(s5)\r
 252         mtlo            s0\r
 253         lw                      s0, 12(s5)\r
 254         mthi            s0\r
 255         lw                      $1, 16(s5)\r
 256         lw                      s0, 20(s5)\r
 257         lw                      s1, 24(s5)\r
 258         lw                      s2, 28(s5)\r
 259         lw                      s3, 32(s5)\r
 260         lw                      s4, 36(s5)\r
 261         /* s5 is loaded later. */\r
 262         lw                      s6, 44(s5)\r
 263         lw                      s7, 48(s5)\r
 264         lw                      v0, 52(s5)\r
 265         lw                      v1, 56(s5)\r
 266         lw                      a0, 60(s5)\r
 267         lw                      a1, 64(s5)\r
 268         lw                      a2, 68(s5)\r
 269         lw                      a3, 72(s5)\r
 270         lw                      t0, 76(s5)\r
 271         lw                      t1, 80(s5)\r
 272         lw                      t2, 84(s5)\r
 273         lw                      t3, 88(s5)\r
 274         lw                      t4, 92(s5)\r
 275         lw                      t5, 96(s5)\r
 276         lw                      t6, 100(s5)\r
 277         lw                      t7, 104(s5)\r
 278         lw                      t8, 108(s5)\r
 279         lw                      t9, 112(s5)\r
 280         lw                      s8, 116(s5)\r
 281         lw                      ra, 120(s5)\r
 282 \r
 283         /* Protect access to the k registers, and others. */\r
 284         di\r
 285 \r
 286         /* Set nesting back to zero.  As the lowest priority interrupt this\r
 287         interrupt cannot have nested. */\r
 288         la                      k0, uxInterruptNesting\r
 289         sw                      zero, 0(k0)\r
 290 \r
 291         /* Switch back to use the real stack pointer. */\r
 292         add                     sp, zero, s5\r
 293 \r
 294         /* Restore the real s5 value. */\r
 295         lw                      s5, 40(sp)\r
 296 \r
 297         /* Pop the status and epc values. */\r
 298         lw                      k1, portSTATUS_STACK_LOCATION(sp)\r
 299         lw                      k0, portEPC_STACK_LOCATION(sp)\r
 300 \r
 301         /* Remove stack frame. */\r
 302         addiu           sp,     sp,     portCONTEXT_SIZE\r
 303 \r
 304         mtc0            k1, _CP0_STATUS\r
 305         mtc0            k0, _CP0_EPC\r
 306         eret\r
 307         nop\r
 308 \r
 309         .end            vPortYieldISR\r
 310 \r
 311 \r
 312 \r