git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CA9/port.c

   1 /*\r
   2     FreeRTOS V8.1.2 - Copyright (C) 2014 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS provides completely free yet professionally developed,    *\r
  10      *    robust, strictly quality controlled, supported, and cross          *\r
  11      *    platform software that has become a de facto standard.             *\r
  12      *                                                                       *\r
  13      *    Help yourself get started quickly and support the FreeRTOS         *\r
  14      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  15      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  16      *                                                                       *\r
  17      *    Thank you!                                                         *\r
  18      *                                                                       *\r
  19     ***************************************************************************\r
  20 \r
  21     This file is part of the FreeRTOS distribution.\r
  22 \r
  23     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  24     the terms of the GNU General Public License (version 2) as published by the\r
  25     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  26 \r
  27     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  28     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  29     >>!   obliged to provide the source code for proprietary components     !<<\r
  30     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  31 \r
  32     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  33     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  34     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  35     link: http://www.freertos.org/a00114.html\r
  36 \r
  37     1 tab == 4 spaces!\r
  38 \r
  39     ***************************************************************************\r
  40      *                                                                       *\r
  41      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  42      *    not run, what could be wrong?"                                     *\r
  43      *                                                                       *\r
  44      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  49     license and Real Time Engineers Ltd. contact details.\r
  50 \r
  51     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  52     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  53     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  54 \r
  55     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  56     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  57     licenses offer ticketed support, indemnification and middleware.\r
  58 \r
  59     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  60     engineered and independently SIL3 certified version for use in safety and\r
  61     mission critical applications that require provable dependability.\r
  62 \r
  63     1 tab == 4 spaces!\r
  64 */\r
  65 \r
  66 /* Standard includes. */\r
  67 #include <stdlib.h>\r
  68 \r
  69 /* Scheduler includes. */\r
  70 #include "FreeRTOS.h"\r
  71 #include "task.h"\r
  72 \r
  73 #ifndef configINTERRUPT_CONTROLLER_BASE_ADDRESS\r
  74         #error configINTERRUPT_CONTROLLER_BASE_ADDRESS must be defined.  See http://www.freertos.org/Using-FreeRTOS-on-Cortex-A-Embedded-Processors.html\r
  75 #endif\r
  76 \r
  77 #ifndef configINTERRUPT_CONTROLLER_CPU_INTERFACE_OFFSET\r
  78         #error configINTERRUPT_CONTROLLER_CPU_INTERFACE_OFFSET must be defined.  See http://www.freertos.org/Using-FreeRTOS-on-Cortex-A-Embedded-Processors.html\r
  79 #endif\r
  80 \r
  81 #ifndef configUNIQUE_INTERRUPT_PRIORITIES\r
  82         #error configUNIQUE_INTERRUPT_PRIORITIES must be defined.  See http://www.freertos.org/Using-FreeRTOS-on-Cortex-A-Embedded-Processors.html\r
  83 #endif\r
  84 \r
  85 #ifndef configSETUP_TICK_INTERRUPT\r
  86         #error configSETUP_TICK_INTERRUPT() must be defined.  See http://www.freertos.org/Using-FreeRTOS-on-Cortex-A-Embedded-Processors.html\r
  87 #endif /* configSETUP_TICK_INTERRUPT */\r
  88 \r
  89 #ifndef configMAX_API_CALL_INTERRUPT_PRIORITY\r
  90         #error configMAX_API_CALL_INTERRUPT_PRIORITY must be defined.  See http://www.freertos.org/Using-FreeRTOS-on-Cortex-A-Embedded-Processors.html\r
  91 #endif\r
  92 \r
  93 #if configMAX_API_CALL_INTERRUPT_PRIORITY == 0\r
  94         #error configMAX_API_CALL_INTERRUPT_PRIORITY must not be set to 0\r
  95 #endif\r
  96 \r
  97 #if configMAX_API_CALL_INTERRUPT_PRIORITY > configUNIQUE_INTERRUPT_PRIORITIES\r
  98         #error configMAX_API_CALL_INTERRUPT_PRIORITY must be less than or equal to configUNIQUE_INTERRUPT_PRIORITIES as the lower the numeric priority value the higher the logical interrupt priority\r
  99 #endif\r
 100 \r
 101 #if configUSE_PORT_OPTIMISED_TASK_SELECTION == 1\r
 102         /* Check the configuration. */\r
 103         #if( configMAX_PRIORITIES > 32 )\r
 104                 #error configUSE_PORT_OPTIMISED_TASK_SELECTION can only be set to 1 when configMAX_PRIORITIES is less than or equal to 32.  It is very rare that a system requires more than 10 to 15 difference priorities as tasks that share a priority will time slice.\r
 105         #endif\r
 106 #endif /* configUSE_PORT_OPTIMISED_TASK_SELECTION */\r
 107 \r
 108 /* In case security extensions are implemented. */\r
 109 #if configMAX_API_CALL_INTERRUPT_PRIORITY <= ( configUNIQUE_INTERRUPT_PRIORITIES / 2 )\r
 110         #error configMAX_API_CALL_INTERRUPT_PRIORITY must be greater than ( configUNIQUE_INTERRUPT_PRIORITIES / 2 )\r
 111 #endif\r
 112 \r
 113 #ifndef configCLEAR_TICK_INTERRUPT\r
 114         #define configCLEAR_TICK_INTERRUPT()\r
 115 #endif\r
 116 \r
 117 /* The number of bits to shift for an interrupt priority is dependent on the\r
 118 number of bits implemented by the interrupt controller. */\r
 119 #if configUNIQUE_INTERRUPT_PRIORITIES == 16\r
 120         #define portPRIORITY_SHIFT 4\r
 121         #define portMAX_BINARY_POINT_VALUE      3\r
 122 #elif configUNIQUE_INTERRUPT_PRIORITIES == 32\r
 123         #define portPRIORITY_SHIFT 3\r
 124         #define portMAX_BINARY_POINT_VALUE      2\r
 125 #elif configUNIQUE_INTERRUPT_PRIORITIES == 64\r
 126         #define portPRIORITY_SHIFT 2\r
 127         #define portMAX_BINARY_POINT_VALUE      1\r
 128 #elif configUNIQUE_INTERRUPT_PRIORITIES == 128\r
 129         #define portPRIORITY_SHIFT 1\r
 130         #define portMAX_BINARY_POINT_VALUE      0\r
 131 #elif configUNIQUE_INTERRUPT_PRIORITIES == 256\r
 132         #define portPRIORITY_SHIFT 0\r
 133         #define portMAX_BINARY_POINT_VALUE      0\r
 134 #else\r
 135         #error Invalid configUNIQUE_INTERRUPT_PRIORITIES setting.  configUNIQUE_INTERRUPT_PRIORITIES must be set to the number of unique priorities implemented by the target hardware\r
 136 #endif\r
 137 \r
 138 /* A critical section is exited when the critical section nesting count reaches\r
 139 this value. */\r
 140 #define portNO_CRITICAL_NESTING                 ( ( uint32_t ) 0 )\r
 141 \r
 142 /* In all GICs 255 can be written to the priority mask register to unmask all\r
 143 (but the lowest) interrupt priority. */\r
 144 #define portUNMASK_VALUE                                ( 0xFFUL )\r
 145 \r
 146 /* Tasks are not created with a floating point context, but can be given a\r
 147 floating point context after they have been created.  A variable is stored as\r
 148 part of the tasks context that holds portNO_FLOATING_POINT_CONTEXT if the task\r
 149 does not have an FPU context, or any other value if the task does have an FPU\r
 150 context. */\r
 151 #define portNO_FLOATING_POINT_CONTEXT   ( ( StackType_t ) 0 )\r
 152 \r
 153 /* Interrupt controller access addresses. */\r
 154 #define portICCPMR_PRIORITY_MASK_OFFSET                 ( 0x04 )\r
 155 #define portICCIAR_INTERRUPT_ACKNOWLEDGE_OFFSET ( 0x0C )\r
 156 #define portICCEOIR_END_OF_INTERRUPT_OFFSET     ( 0x10 )\r
 157 #define portICCBPR_BINARY_POINT_OFFSET                  ( 0x08 )\r
 158 #define portICCRPR_RUNNING_PRIORITY_OFFSET              ( 0x14 )\r
 159 #define portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS          ( configINTERRUPT_CONTROLLER_BASE_ADDRESS + configINTERRUPT_CONTROLLER_CPU_INTERFACE_OFFSET )\r
 160 #define portICCPMR_PRIORITY_MASK_REGISTER                                       ( *( ( volatile uint32_t * ) ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCPMR_PRIORITY_MASK_OFFSET ) ) )\r
 161 #define portICCIAR_INTERRUPT_ACKNOWLEDGE_REGISTER_ADDRESS       ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCIAR_INTERRUPT_ACKNOWLEDGE_OFFSET )\r
 162 #define portICCEOIR_END_OF_INTERRUPT_REGISTER_ADDRESS           ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCEOIR_END_OF_INTERRUPT_OFFSET )\r
 163 #define portICCPMR_PRIORITY_MASK_REGISTER_ADDRESS                       ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCPMR_PRIORITY_MASK_OFFSET )\r
 164 #define portICCBPR_BINARY_POINT_REGISTER                                        ( *( ( const volatile uint32_t * ) ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCBPR_BINARY_POINT_OFFSET ) ) )\r
 165 #define portICCRPR_RUNNING_PRIORITY_REGISTER                            ( *( ( const volatile uint32_t * ) ( portINTERRUPT_CONTROLLER_CPU_INTERFACE_ADDRESS + portICCRPR_RUNNING_PRIORITY_OFFSET ) ) )\r
 166 \r
 167 /* Used by portASSERT_IF_INTERRUPT_PRIORITY_INVALID() when ensuring the binary\r
 168 point is zero. */\r
 169 #define portBINARY_POINT_BITS                   ( ( uint8_t ) 0x03 )\r
 170 \r
 171 /* Constants required to setup the initial task context. */\r
 172 #define portINITIAL_SPSR                                ( ( StackType_t ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
 173 #define portTHUMB_MODE_BIT                              ( ( StackType_t ) 0x20 )\r
 174 #define portTHUMB_MODE_ADDRESS                  ( 0x01UL )\r
 175 \r
 176 /* Masks all bits in the APSR other than the mode bits. */\r
 177 #define portAPSR_MODE_BITS_MASK                 ( 0x1F )\r
 178 \r
 179 /* The value of the mode bits in the APSR when the CPU is executing in user\r
 180 mode. */\r
 181 #define portAPSR_USER_MODE                              ( 0x10 )\r
 182 \r
 183 /* Macro to unmask all interrupt priorities. */\r
 184 #define portCLEAR_INTERRUPT_MASK()                                                                                      \\r
 185 {                                                                                                                                                       \\r
 186         __disable_irq();                                                                                                                \\r
 187         portICCPMR_PRIORITY_MASK_REGISTER = portUNMASK_VALUE;                                   \\r
 188         __asm(  "DSB            \n"                                                                                                     \\r
 189                         "ISB            \n" );                                                                                          \\r
 190         __enable_irq();                                                                                                                 \\r
 191 }\r
 192 \r
 193 /*-----------------------------------------------------------*/\r
 194 \r
 195 /*\r
 196  * Starts the first task executing.  This function is necessarily written in\r
 197  * assembly code so is implemented in portASM.s.\r
 198  */\r
 199 extern void vPortRestoreTaskContext( void );\r
 200 \r
 201 /*\r
 202  * Used to catch tasks that attempt to return from their implementing function.\r
 203  */\r
 204 static void prvTaskExitError( void );\r
 205 \r
 206 /*-----------------------------------------------------------*/\r
 207 \r
 208 /* A variable is used to keep track of the critical section nesting.  This\r
 209 variable has to be stored as part of the task context and must be initialised to\r
 210 a non zero value to ensure interrupts don't inadvertently become unmasked before\r
 211 the scheduler starts.  As it is stored as part of the task context it will\r
 212 automatically be set to 0 when the first task is started. */\r
 213 volatile uint32_t ulCriticalNesting = 9999UL;\r
 214 \r
 215 /* Used to pass constants into the ASM code.  The address at which variables are\r
 216 placed is the constant value so indirect loads in the asm code are not\r
 217 required. */\r
 218 uint32_t ulICCIAR __attribute__( ( at( portICCIAR_INTERRUPT_ACKNOWLEDGE_REGISTER_ADDRESS ) ) );\r
 219 uint32_t ulICCEOIR __attribute__( ( at( portICCEOIR_END_OF_INTERRUPT_REGISTER_ADDRESS ) ) );\r
 220 uint32_t ulICCPMR __attribute__( ( at( portICCPMR_PRIORITY_MASK_REGISTER_ADDRESS ) ) );\r
 221 uint32_t ulAsmAPIPriorityMask __attribute__( ( at( configMAX_API_CALL_INTERRUPT_PRIORITY << portPRIORITY_SHIFT ) ) );\r
 222 \r
 223 /* Saved as part of the task context.  If ulPortTaskHasFPUContext is non-zero then\r
 224 a floating point context must be saved and restored for the task. */\r
 225 uint32_t ulPortTaskHasFPUContext = pdFALSE;\r
 226 \r
 227 /* Set to 1 to pend a context switch from an ISR. */\r
 228 uint32_t ulPortYieldRequired = pdFALSE;\r
 229 \r
 230 /* Counts the interrupt nesting depth.  A context switch is only performed if\r
 231 if the nesting depth is 0. */\r
 232 uint32_t ulPortInterruptNesting = 0UL;\r
 233 \r
 234 /*-----------------------------------------------------------*/\r
 235 \r
 236 /*\r
 237  * See header file for description.\r
 238  */\r
 239 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 240 {\r
 241         /* Setup the initial stack of the task.  The stack is set exactly as\r
 242         expected by the portRESTORE_CONTEXT() macro.\r
 243 \r
 244         The fist real value on the stack is the status register, which is set for\r
 245         system mode, with interrupts enabled.  A few NULLs are added first to ensure\r
 246         GDB does not try decoding a non-existent return address. */\r
 247         *pxTopOfStack = NULL;\r
 248         pxTopOfStack--;\r
 249         *pxTopOfStack = NULL;\r
 250         pxTopOfStack--;\r
 251         *pxTopOfStack = NULL;\r
 252         pxTopOfStack--;\r
 253         *pxTopOfStack = ( StackType_t ) portINITIAL_SPSR;\r
 254 \r
 255         if( ( ( uint32_t ) pxCode & portTHUMB_MODE_ADDRESS ) != 0x00UL )\r
 256         {\r
 257                 /* The task will start in THUMB mode. */\r
 258                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
 259         }\r
 260 \r
 261         pxTopOfStack--;\r
 262 \r
 263         /* Next the return address, which in this case is the start of the task. */\r
 264         *pxTopOfStack = ( StackType_t ) pxCode;\r
 265         pxTopOfStack--;\r
 266 \r
 267         /* Next all the registers other than the stack pointer. */\r
 268         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* R14 */\r
 269         pxTopOfStack--;\r
 270         *pxTopOfStack = ( StackType_t ) 0x12121212;     /* R12 */\r
 271         pxTopOfStack--;\r
 272         *pxTopOfStack = ( StackType_t ) 0x11111111;     /* R11 */\r
 273         pxTopOfStack--;\r
 274         *pxTopOfStack = ( StackType_t ) 0x10101010;     /* R10 */\r
 275         pxTopOfStack--;\r
 276         *pxTopOfStack = ( StackType_t ) 0x09090909;     /* R9 */\r
 277         pxTopOfStack--;\r
 278         *pxTopOfStack = ( StackType_t ) 0x08080808;     /* R8 */\r
 279         pxTopOfStack--;\r
 280         *pxTopOfStack = ( StackType_t ) 0x07070707;     /* R7 */\r
 281         pxTopOfStack--;\r
 282         *pxTopOfStack = ( StackType_t ) 0x06060606;     /* R6 */\r
 283         pxTopOfStack--;\r
 284         *pxTopOfStack = ( StackType_t ) 0x05050505;     /* R5 */\r
 285         pxTopOfStack--;\r
 286         *pxTopOfStack = ( StackType_t ) 0x04040404;     /* R4 */\r
 287         pxTopOfStack--;\r
 288         *pxTopOfStack = ( StackType_t ) 0x03030303;     /* R3 */\r
 289         pxTopOfStack--;\r
 290         *pxTopOfStack = ( StackType_t ) 0x02020202;     /* R2 */\r
 291         pxTopOfStack--;\r
 292         *pxTopOfStack = ( StackType_t ) 0x01010101;     /* R1 */\r
 293         pxTopOfStack--;\r
 294         *pxTopOfStack = ( StackType_t ) pvParameters; /* R0 */\r
 295         pxTopOfStack--;\r
 296 \r
 297         /* The task will start with a critical nesting count of 0 as interrupts are\r
 298         enabled. */\r
 299         *pxTopOfStack = portNO_CRITICAL_NESTING;\r
 300         pxTopOfStack--;\r
 301 \r
 302         /* The task will start without a floating point context.  A task that uses\r
 303         the floating point hardware must call vPortTaskUsesFPU() before executing\r
 304         any floating point instructions. */\r
 305         *pxTopOfStack = portNO_FLOATING_POINT_CONTEXT;\r
 306 \r
 307         return pxTopOfStack;\r
 308 }\r
 309 /*-----------------------------------------------------------*/\r
 310 \r
 311 static void prvTaskExitError( void )\r
 312 {\r
 313         /* A function that implements a task must not exit or attempt to return to\r
 314         its caller as there is nothing to return to.  If a task wants to exit it\r
 315         should instead call vTaskDelete( NULL ).\r
 316 \r
 317         Artificially force an assert() to be triggered if configASSERT() is\r
 318         defined, then stop here so application writers can catch the error. */\r
 319         configASSERT( ulPortInterruptNesting == ~0UL );\r
 320         portDISABLE_INTERRUPTS();\r
 321         for( ;; );\r
 322 }\r
 323 /*-----------------------------------------------------------*/\r
 324 \r
 325 BaseType_t xPortStartScheduler( void )\r
 326 {\r
 327 uint32_t ulAPSR;\r
 328 \r
 329         /* Only continue if the CPU is not in User mode.  The CPU must be in a\r
 330         Privileged mode for the scheduler to start. */\r
 331         __asm( "MRS ulAPSR, APSR" );\r
 332         ulAPSR &= portAPSR_MODE_BITS_MASK;\r
 333         configASSERT( ulAPSR != portAPSR_USER_MODE );\r
 334 \r
 335         if( ulAPSR != portAPSR_USER_MODE )\r
 336         {\r
 337                 /* Only continue if the binary point value is set to its lowest possible\r
 338                 setting.  See the comments in vPortValidateInterruptPriority() below for\r
 339                 more information. */\r
 340                 configASSERT( ( portICCBPR_BINARY_POINT_REGISTER & portBINARY_POINT_BITS ) <= portMAX_BINARY_POINT_VALUE );\r
 341 \r
 342                 if( ( portICCBPR_BINARY_POINT_REGISTER & portBINARY_POINT_BITS ) <= portMAX_BINARY_POINT_VALUE )\r
 343                 {\r
 344                         /* Start the timer that generates the tick ISR. */\r
 345                         configSETUP_TICK_INTERRUPT();\r
 346 \r
 347                         __enable_irq();\r
 348                         vPortRestoreTaskContext();\r
 349                 }\r
 350         }\r
 351 \r
 352         /* Will only get here if xTaskStartScheduler() was called with the CPU in\r
 353         a non-privileged mode or the binary point register was not set to its lowest\r
 354         possible value. */\r
 355         return 0;\r
 356 }\r
 357 /*-----------------------------------------------------------*/\r
 358 \r
 359 void vPortEndScheduler( void )\r
 360 {\r
 361         /* Not implemented in ports where there is nothing to return to.\r
 362         Artificially force an assert. */\r
 363         configASSERT( ulCriticalNesting == 1000UL );\r
 364 }\r
 365 /*-----------------------------------------------------------*/\r
 366 \r
 367 void vPortEnterCritical( void )\r
 368 {\r
 369         /* Disable interrupts as per portDISABLE_INTERRUPTS();  */\r
 370         ulPortSetInterruptMask();\r
 371 \r
 372         /* Now interrupts are disabled ulCriticalNesting can be accessed\r
 373         directly.  Increment ulCriticalNesting to keep a count of how many times\r
 374         portENTER_CRITICAL() has been called. */\r
 375         ulCriticalNesting++;\r
 376 \r
 377         /* This is not the interrupt safe version of the enter critical function so\r
 378         assert() if it is being called from an interrupt context.  Only API\r
 379         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 380         the critical nesting count is 1 to protect against recursive calls if the\r
 381         assert function also uses a critical section. */\r
 382         if( ulCriticalNesting == 1 )\r
 383         {\r
 384                 configASSERT( ulPortInterruptNesting == 0 );\r
 385         }\r
 386 }\r
 387 /*-----------------------------------------------------------*/\r
 388 \r
 389 void vPortExitCritical( void )\r
 390 {\r
 391         if( ulCriticalNesting > portNO_CRITICAL_NESTING )\r
 392         {\r
 393                 /* Decrement the nesting count as the critical section is being\r
 394                 exited. */\r
 395                 ulCriticalNesting--;\r
 396 \r
 397                 /* If the nesting level has reached zero then all interrupt\r
 398                 priorities must be re-enabled. */\r
 399                 if( ulCriticalNesting == portNO_CRITICAL_NESTING )\r
 400                 {\r
 401                         /* Critical nesting has reached zero so all interrupt priorities\r
 402                         should be unmasked. */\r
 403                         portCLEAR_INTERRUPT_MASK();\r
 404                 }\r
 405         }\r
 406 }\r
 407 /*-----------------------------------------------------------*/\r
 408 \r
 409 void FreeRTOS_Tick_Handler( void )\r
 410 {\r
 411         /* Set interrupt mask before altering scheduler structures.   The tick\r
 412         handler runs at the lowest priority, so interrupts cannot already be masked,\r
 413         so there is no need to save and restore the current mask value. */\r
 414         __disable_irq();\r
 415         portICCPMR_PRIORITY_MASK_REGISTER = ( uint32_t ) ( configMAX_API_CALL_INTERRUPT_PRIORITY << portPRIORITY_SHIFT );\r
 416         __asm(  "DSB            \n"\r
 417                         "ISB            \n" );\r
 418         __enable_irq();\r
 419 \r
 420         /* Increment the RTOS tick. */\r
 421         if( xTaskIncrementTick() != pdFALSE )\r
 422         {\r
 423                 ulPortYieldRequired = pdTRUE;\r
 424         }\r
 425 \r
 426         /* Ensure all interrupt priorities are active again. */\r
 427         portCLEAR_INTERRUPT_MASK();\r
 428         configCLEAR_TICK_INTERRUPT();\r
 429 }\r
 430 /*-----------------------------------------------------------*/\r
 431 \r
 432 void vPortTaskUsesFPU( void )\r
 433 {\r
 434 uint32_t ulInitialFPSCR = 0;\r
 435 \r
 436         /* A task is registering the fact that it needs an FPU context.  Set the\r
 437         FPU flag (which is saved as part of the task context). */\r
 438         ulPortTaskHasFPUContext = pdTRUE;\r
 439 \r
 440         /* Initialise the floating point status register. */\r
 441         __asm( "FMXR    FPSCR, ulInitialFPSCR" );\r
 442 }\r
 443 /*-----------------------------------------------------------*/\r
 444 \r
 445 void vPortClearInterruptMask( uint32_t ulNewMaskValue )\r
 446 {\r
 447         if( ulNewMaskValue == pdFALSE )\r
 448         {\r
 449                 portCLEAR_INTERRUPT_MASK();\r
 450         }\r
 451 }\r
 452 /*-----------------------------------------------------------*/\r
 453 \r
 454 uint32_t ulPortSetInterruptMask( void )\r
 455 {\r
 456 uint32_t ulReturn;\r
 457 \r
 458         __disable_irq();\r
 459         if( portICCPMR_PRIORITY_MASK_REGISTER == ( uint32_t ) ( configMAX_API_CALL_INTERRUPT_PRIORITY << portPRIORITY_SHIFT ) )\r
 460         {\r
 461                 /* Interrupts were already masked. */\r
 462                 ulReturn = pdTRUE;\r
 463         }\r
 464         else\r
 465         {\r
 466                 ulReturn = pdFALSE;\r
 467                 portICCPMR_PRIORITY_MASK_REGISTER = ( uint32_t ) ( configMAX_API_CALL_INTERRUPT_PRIORITY << portPRIORITY_SHIFT );\r
 468                 __asm(  "DSB            \n"\r
 469                                 "ISB            \n" );\r
 470         }\r
 471         __enable_irq();\r
 472 \r
 473         return ulReturn;\r
 474 }\r
 475 /*-----------------------------------------------------------*/\r
 476 \r
 477 #if( configASSERT_DEFINED == 1 )\r
 478 \r
 479         void vPortValidateInterruptPriority( void )\r
 480         {\r
 481                 /* The following assertion will fail if a service routine (ISR) for\r
 482                 an interrupt that has been assigned a priority above\r
 483                 configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 484                 function.  ISR safe FreeRTOS API functions must *only* be called\r
 485                 from interrupts that have been assigned a priority at or below\r
 486                 configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 487 \r
 488                 Numerically low interrupt priority numbers represent logically high\r
 489                 interrupt priorities, therefore the priority of the interrupt must\r
 490                 be set to a value equal to or numerically *higher* than\r
 491                 configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 492 \r
 493                 FreeRTOS maintains separate thread and ISR API functions to ensure\r
 494                 interrupt entry is as fast and simple as possible.\r
 495 \r
 496                 The following links provide detailed information:\r
 497                 http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 498                 http://www.freertos.org/FAQHelp.html */\r
 499                 configASSERT( portICCRPR_RUNNING_PRIORITY_REGISTER >= ( configMAX_API_CALL_INTERRUPT_PRIORITY << portPRIORITY_SHIFT ) );\r
 500 \r
 501                 /* Priority grouping:  The interrupt controller (GIC) allows the bits\r
 502                 that define each interrupt's priority to be split between bits that\r
 503                 define the interrupt's pre-emption priority bits and bits that define\r
 504                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 505                 to be pre-emption priority bits.  The following assertion will fail if\r
 506                 this is not the case (if some bits represent a sub-priority).\r
 507 \r
 508                 The priority grouping is configured by the GIC's binary point register\r
 509                 (ICCBPR).  Writting 0 to ICCBPR will ensure it is set to its lowest\r
 510                 possible value (which may be above 0). */\r
 511                 configASSERT( portICCBPR_BINARY_POINT_REGISTER <= portMAX_BINARY_POINT_VALUE );\r
 512         }\r
 513 \r
 514 #endif /* configASSERT_DEFINED */\r
 515 \r
 516 \r
 517 \r
 518 \r