git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CM0/port.c

   1 /*\r
   2  * FreeRTOS Kernel V10.2.1\r
   3  * Copyright (C) 2019 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software.\r
  14  *\r
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  21  *\r
  22  * http://www.FreeRTOS.org\r
  23  * http://aws.amazon.com/freertos\r
  24  *\r
  25  * 1 tab == 4 spaces!\r
  26  */\r
  27 \r
  28 /*-----------------------------------------------------------\r
  29  * Implementation of functions defined in portable.h for the ARM CM0 port.\r
  30  *----------------------------------------------------------*/\r
  31 \r
  32 /* Scheduler includes. */\r
  33 #include "FreeRTOS.h"\r
  34 #include "task.h"\r
  35 \r
  36 /* Constants required to manipulate the NVIC. */\r
  37 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
  38 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
  39 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
  40 #define portNVIC_INT_CTRL_REG                           ( * ( ( volatile uint32_t * ) 0xe000ed04 ) )\r
  41 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
  42 #define portNVIC_SYSTICK_CLK_BIT                        ( 1UL << 2UL )\r
  43 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
  44 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
  45 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
  46 #define portNVIC_PENDSVSET_BIT                          ( 1UL << 28UL )\r
  47 #define portMIN_INTERRUPT_PRIORITY                      ( 255UL )\r
  48 #define portNVIC_PENDSV_PRI                                     ( portMIN_INTERRUPT_PRIORITY << 16UL )\r
  49 #define portNVIC_SYSTICK_PRI                            ( portMIN_INTERRUPT_PRIORITY << 24UL )\r
  50 \r
  51 /* Constants required to set up the initial stack. */\r
  52 #define portINITIAL_XPSR                        ( 0x01000000 )\r
  53 \r
  54 /* The systick is a 24-bit counter. */\r
  55 #define portMAX_24_BIT_NUMBER           ( 0xffffffUL )\r
  56 \r
  57 /* A fiddle factor to estimate the number of SysTick counts that would have\r
  58  occurred while the SysTick counter is stopped during tickless idle\r
  59  calculations. */\r
  60 #ifndef portMISSED_COUNTS_FACTOR\r
  61         #define portMISSED_COUNTS_FACTOR        ( 45UL )\r
  62 #endif\r
  63 \r
  64 /* Constants used with memory barrier intrinsics. */\r
  65 #define portSY_FULL_READ_WRITE          ( 15 )\r
  66 \r
  67 /* Each task maintains its own interrupt status in the critical nesting\r
  68 variable. */\r
  69 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
  70 \r
  71 /* The number of SysTick increments that make up one tick period. */\r
  72 #if( configUSE_TICKLESS_IDLE == 1 )\r
  73         static uint32_t ulTimerCountsForOneTick = 0;\r
  74 #endif /* configUSE_TICKLESS_IDLE */\r
  75 \r
  76 /* The maximum number of tick periods that can be suppressed is limited by the\r
  77  24 bit resolution of the SysTick timer. */\r
  78 #if( configUSE_TICKLESS_IDLE == 1 )\r
  79         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
  80 #endif /* configUSE_TICKLESS_IDLE */\r
  81 \r
  82  /* Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
  83  power functionality only.\r
  84 */\r
  85 #if( configUSE_TICKLESS_IDLE == 1 )\r
  86         static uint32_t ulStoppedTimerCompensation = 0;\r
  87 #endif /* configUSE_TICKLESS_IDLE */\r
  88 \r
  89 /*\r
  90  * Setup the timer to generate the tick interrupts.\r
  91  */\r
  92 static void prvSetupTimerInterrupt( void );\r
  93 \r
  94 /*\r
  95  * Exception handlers.\r
  96  */\r
  97 void xPortPendSVHandler( void );\r
  98 void xPortSysTickHandler( void );\r
  99 void vPortSVCHandler( void );\r
 100 \r
 101 /*\r
 102  * Start first task is a separate function so it can be tested in isolation.\r
 103  */\r
 104 static void prvPortStartFirstTask( void );\r
 105 \r
 106 /*\r
 107  * Used to catch tasks that attempt to return from their implementing function.\r
 108  */\r
 109 static void prvTaskExitError( void );\r
 110 \r
 111 /*-----------------------------------------------------------*/\r
 112 \r
 113 /*\r
 114  * See header file for description.\r
 115  */\r
 116 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 117 {\r
 118         /* Simulate the stack frame as it would be created by a context switch\r
 119         interrupt. */\r
 120         pxTopOfStack--; /* Offset added to account for the way the MCU uses the stack on entry/exit of interrupts. */\r
 121         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 122         pxTopOfStack--;\r
 123         *pxTopOfStack = ( StackType_t ) pxCode; /* PC */\r
 124         pxTopOfStack--;\r
 125         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 126         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 127         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 128         pxTopOfStack -= 8; /* R11..R4. */\r
 129 \r
 130         return pxTopOfStack;\r
 131 }\r
 132 /*-----------------------------------------------------------*/\r
 133 \r
 134 static void prvTaskExitError( void )\r
 135 {\r
 136         /* A function that implements a task must not exit or attempt to return to\r
 137         its caller as there is nothing to return to.  If a task wants to exit it\r
 138         should instead call vTaskDelete( NULL ).\r
 139 \r
 140         Artificially force an assert() to be triggered if configASSERT() is\r
 141         defined, then stop here so application writers can catch the error. */\r
 142         configASSERT( uxCriticalNesting == ~0UL );\r
 143         portDISABLE_INTERRUPTS();\r
 144         for( ;; );\r
 145 }\r
 146 /*-----------------------------------------------------------*/\r
 147 \r
 148 void vPortSVCHandler( void )\r
 149 {\r
 150         /* This function is no longer used, but retained for backward\r
 151         compatibility. */\r
 152 }\r
 153 /*-----------------------------------------------------------*/\r
 154 \r
 155 __asm void prvPortStartFirstTask( void )\r
 156 {\r
 157         extern pxCurrentTCB;\r
 158 \r
 159         PRESERVE8\r
 160 \r
 161         /* The MSP stack is not reset as, unlike on M3/4 parts, there is no vector\r
 162         table offset register that can be used to locate the initial stack value.\r
 163         Not all M0 parts have the application vector table at address 0. */\r
 164 \r
 165         ldr     r3, =pxCurrentTCB       /* Obtain location of pxCurrentTCB. */\r
 166         ldr r1, [r3]\r
 167         ldr r0, [r1]                    /* The first item in pxCurrentTCB is the task top of stack. */\r
 168         adds r0, #32                    /* Discard everything up to r0. */\r
 169         msr psp, r0                             /* This is now the new top of stack to use in the task. */\r
 170         movs r0, #2                             /* Switch to the psp stack. */\r
 171         msr CONTROL, r0\r
 172         isb\r
 173         pop {r0-r5}                             /* Pop the registers that are saved automatically. */\r
 174         mov lr, r5                              /* lr is now in r5. */\r
 175         pop {r3}                                /* The return address is now in r3. */\r
 176         pop {r2}                                /* Pop and discard the XPSR. */\r
 177         cpsie i                                 /* The first task has its context and interrupts can be enabled. */\r
 178         bx r3                                   /* Finally, jump to the user defined task code. */\r
 179 \r
 180         ALIGN\r
 181 }\r
 182 /*-----------------------------------------------------------*/\r
 183 \r
 184 /*\r
 185  * See header file for description.\r
 186  */\r
 187 BaseType_t xPortStartScheduler( void )\r
 188 {\r
 189         /* Make PendSV, CallSV and SysTick the same priority as the kernel. */\r
 190         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 191         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 192 \r
 193         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 194         here already. */\r
 195         prvSetupTimerInterrupt();\r
 196 \r
 197         /* Initialise the critical nesting count ready for the first task. */\r
 198         uxCriticalNesting = 0;\r
 199 \r
 200         /* Start the first task. */\r
 201         prvPortStartFirstTask();\r
 202 \r
 203         /* Should not get here! */\r
 204         return 0;\r
 205 }\r
 206 /*-----------------------------------------------------------*/\r
 207 \r
 208 void vPortEndScheduler( void )\r
 209 {\r
 210         /* Not implemented in ports where there is nothing to return to.\r
 211         Artificially force an assert. */\r
 212         configASSERT( uxCriticalNesting == 1000UL );\r
 213 }\r
 214 /*-----------------------------------------------------------*/\r
 215 \r
 216 void vPortYield( void )\r
 217 {\r
 218         /* Set a PendSV to request a context switch. */\r
 219         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 220 \r
 221         /* Barriers are normally not required but do ensure the code is completely\r
 222         within the specified behaviour for the architecture. */\r
 223         __dsb( portSY_FULL_READ_WRITE );\r
 224         __isb( portSY_FULL_READ_WRITE );\r
 225 }\r
 226 /*-----------------------------------------------------------*/\r
 227 \r
 228 void vPortEnterCritical( void )\r
 229 {\r
 230     portDISABLE_INTERRUPTS();\r
 231     uxCriticalNesting++;\r
 232         __dsb( portSY_FULL_READ_WRITE );\r
 233         __isb( portSY_FULL_READ_WRITE );\r
 234 }\r
 235 /*-----------------------------------------------------------*/\r
 236 \r
 237 void vPortExitCritical( void )\r
 238 {\r
 239         configASSERT( uxCriticalNesting );\r
 240     uxCriticalNesting--;\r
 241     if( uxCriticalNesting == 0 )\r
 242     {\r
 243         portENABLE_INTERRUPTS();\r
 244     }\r
 245 }\r
 246 /*-----------------------------------------------------------*/\r
 247 \r
 248 __asm uint32_t ulSetInterruptMaskFromISR( void )\r
 249 {\r
 250         mrs r0, PRIMASK\r
 251         cpsid i\r
 252         bx lr\r
 253 }\r
 254 /*-----------------------------------------------------------*/\r
 255 \r
 256 __asm void vClearInterruptMaskFromISR( uint32_t ulMask )\r
 257 {\r
 258         msr PRIMASK, r0\r
 259         bx lr\r
 260 }\r
 261 /*-----------------------------------------------------------*/\r
 262 \r
 263 __asm void xPortPendSVHandler( void )\r
 264 {\r
 265         extern vTaskSwitchContext\r
 266         extern pxCurrentTCB\r
 267 \r
 268         PRESERVE8\r
 269 \r
 270         mrs r0, psp\r
 271 \r
 272         ldr     r3, =pxCurrentTCB       /* Get the location of the current TCB. */\r
 273         ldr     r2, [r3]\r
 274 \r
 275         subs r0, #32                    /* Make space for the remaining low registers. */\r
 276         str r0, [r2]                    /* Save the new top of stack. */\r
 277         stmia r0!, {r4-r7}              /* Store the low registers that are not saved automatically. */\r
 278         mov r4, r8                              /* Store the high registers. */\r
 279         mov r5, r9\r
 280         mov r6, r10\r
 281         mov r7, r11\r
 282         stmia r0!, {r4-r7}\r
 283 \r
 284         push {r3, r14}\r
 285         cpsid i\r
 286         bl vTaskSwitchContext\r
 287         cpsie i\r
 288         pop {r2, r3}                    /* lr goes in r3. r2 now holds tcb pointer. */\r
 289 \r
 290         ldr r1, [r2]\r
 291         ldr r0, [r1]                    /* The first item in pxCurrentTCB is the task top of stack. */\r
 292         adds r0, #16                    /* Move to the high registers. */\r
 293         ldmia r0!, {r4-r7}              /* Pop the high registers. */\r
 294         mov r8, r4\r
 295         mov r9, r5\r
 296         mov r10, r6\r
 297         mov r11, r7\r
 298 \r
 299         msr psp, r0                             /* Remember the new top of stack for the task. */\r
 300 \r
 301         subs r0, #32                    /* Go back for the low registers that are not automatically restored. */\r
 302         ldmia r0!, {r4-r7}      /* Pop low registers.  */\r
 303 \r
 304         bx r3\r
 305         ALIGN\r
 306 }\r
 307 /*-----------------------------------------------------------*/\r
 308 \r
 309 void xPortSysTickHandler( void )\r
 310 {\r
 311 uint32_t ulPreviousMask;\r
 312 \r
 313         ulPreviousMask = portSET_INTERRUPT_MASK_FROM_ISR();\r
 314         {\r
 315                 /* Increment the RTOS tick. */\r
 316                 if( xTaskIncrementTick() != pdFALSE )\r
 317                 {\r
 318                         /* Pend a context switch. */\r
 319                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 320                 }\r
 321         }\r
 322         portCLEAR_INTERRUPT_MASK_FROM_ISR( ulPreviousMask );\r
 323 }\r
 324 /*-----------------------------------------------------------*/\r
 325 \r
 326 /*\r
 327  * Setup the systick timer to generate the tick interrupts at the required\r
 328  * frequency.\r
 329  */\r
 330 void prvSetupTimerInterrupt( void )\r
 331 {\r
 332         /* Calculate the constants required to configure the tick interrupt. */\r
 333         #if( configUSE_TICKLESS_IDLE == 1 )\r
 334                 ulTimerCountsForOneTick = ( configCPU_CLOCK_HZ / configTICK_RATE_HZ );\r
 335                 xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 336                 ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR;\r
 337         #endif /* configUSE_TICKLESS_IDLE */\r
 338 \r
 339         /* Stop and reset the SysTick. */\r
 340         portNVIC_SYSTICK_CTRL_REG = 0UL;\r
 341         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 342 \r
 343         /* Configure SysTick to interrupt at the requested rate. */\r
 344         portNVIC_SYSTICK_LOAD_REG = ( configCPU_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 345         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 346 }\r
 347 /*-----------------------------------------------------------*/\r
 348 \r
 349 #if( configUSE_TICKLESS_IDLE == 1 )\r
 350 \r
 351 __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 352 {\r
 353 uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements;\r
 354 TickType_t xModifiableIdleTime;\r
 355 \r
 356         /* Make sure the SysTick reload value does not overflow the counter. */\r
 357         if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 358         {\r
 359                 xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 360         }\r
 361 \r
 362         /* Stop the SysTick momentarily. The time the SysTick is stopped for\r
 363         is accounted for as best it can be, but using the tickless mode will\r
 364         inevitably result in some tiny drift of the time maintained by the\r
 365         kernel with respect to calendar time. */\r
 366         portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 367 \r
 368         /* Calculate the reload value required to wait xExpectedIdleTime\r
 369         tick periods.  -1 is used because this code will execute part way\r
 370         through one of the tick periods. */\r
 371         ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 372         if( ulReloadValue > ulStoppedTimerCompensation )\r
 373         {\r
 374                 ulReloadValue -= ulStoppedTimerCompensation;\r
 375         }\r
 376 \r
 377         /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 378         method as that will mask interrupts that should exit sleep mode. */\r
 379         __disable_irq();\r
 380         __dsb( portSY_FULL_READ_WRITE );\r
 381         __isb( portSY_FULL_READ_WRITE );\r
 382 \r
 383         /* If a context switch is pending or a task is waiting for the scheduler\r
 384         to be unsuspended then abandon the low power entry. */\r
 385         if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 386         {\r
 387                 /* Restart from whatever is left in the count register to complete\r
 388                 this tick period. */\r
 389                 portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 390 \r
 391                 /* Restart SysTick. */\r
 392                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 393 \r
 394                 /* Reset the reload register to the value required for normal tick\r
 395                 periods. */\r
 396                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 397 \r
 398                 /* Re-enable interrupts - see comments above __disable_irq() call\r
 399                 above. */\r
 400                 __enable_irq();\r
 401         }\r
 402         else\r
 403         {\r
 404                 /* Set the new reload value. */\r
 405                 portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 406 \r
 407                 /* Clear the SysTick count flag and set the count value back to\r
 408                 zero. */\r
 409                 portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 410 \r
 411                 /* Restart SysTick. */\r
 412                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 413 \r
 414                 /* Sleep until something happens. configPRE_SLEEP_PROCESSING() can\r
 415                 set its parameter to 0 to indicate that its implementation contains\r
 416                 its own wait for interrupt or wait for event instruction, and so wfi\r
 417                 should not be executed again. However, the original expected idle\r
 418                 time variable must remain unmodified, so a copy is taken. */\r
 419                 xModifiableIdleTime = xExpectedIdleTime;\r
 420                 configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 421                 if( xModifiableIdleTime > 0 )\r
 422                 {\r
 423                         __dsb( portSY_FULL_READ_WRITE );\r
 424                         __wfi();\r
 425                         __isb( portSY_FULL_READ_WRITE );\r
 426                 }\r
 427                 configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 428 \r
 429                 /* Re-enable interrupts to allow the interrupt that brought the MCU\r
 430                 out of sleep mode to execute immediately. see comments above\r
 431                 __disable_interrupt() call above. */\r
 432                 __enable_irq();\r
 433                 __dsb( portSY_FULL_READ_WRITE );\r
 434                 __isb( portSY_FULL_READ_WRITE );\r
 435 \r
 436                 /* Disable interrupts again because the clock is about to be stopped\r
 437                 and interrupts that execute while the clock is stopped will increase\r
 438                 any slippage between the time maintained by the RTOS and calendar\r
 439                 time. */\r
 440                 __disable_irq();\r
 441                 __dsb( portSY_FULL_READ_WRITE );\r
 442                 __isb( portSY_FULL_READ_WRITE );\r
 443 \r
 444                 /* Disable the SysTick clock without reading the\r
 445                 portNVIC_SYSTICK_CTRL_REG register to ensure the\r
 446                 portNVIC_SYSTICK_COUNT_FLAG_BIT is not cleared if it is set.  Again,\r
 447                 the time the SysTick is stopped for is accounted for as best it can\r
 448                 be, but using the tickless mode will inevitably result in some tiny\r
 449                 drift of the time maintained by the kernel with respect to calendar\r
 450                 time*/\r
 451                 portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT );\r
 452 \r
 453                 /* Determine if the SysTick clock has already counted to zero and\r
 454                 been set back to the current reload value (the reload back being\r
 455                 correct for the entire expected idle time) or if the SysTick is yet\r
 456                 to count to zero (in which case an interrupt other than the SysTick\r
 457                 must have brought the system out of sleep mode). */\r
 458                 if( ( portNVIC_SYSTICK_CTRL_REG & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 459                 {\r
 460                         uint32_t ulCalculatedLoadValue;\r
 461 \r
 462                         /* The tick interrupt is already pending, and the SysTick count\r
 463                         reloaded with ulReloadValue.  Reset the\r
 464                         portNVIC_SYSTICK_LOAD with whatever remains of this tick\r
 465                         period. */\r
 466                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 467 \r
 468                         /* Don't allow a tiny value, or values that have somehow\r
 469                         underflowed because the post sleep hook did something\r
 470                         that took too long. */\r
 471                         if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 472                         {\r
 473                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 474                         }\r
 475 \r
 476                         portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 477 \r
 478                         /* As the pending tick will be processed as soon as this\r
 479                         function exits, the tick value maintained by the tick is stepped\r
 480                         forward by one less than the time spent waiting. */\r
 481                         ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 482                 }\r
 483                 else\r
 484                 {\r
 485                         /* Something other than the tick interrupt ended the sleep.\r
 486                         Work out how long the sleep lasted rounded to complete tick\r
 487                         periods (not the ulReload value which accounted for part\r
 488                         ticks). */\r
 489                         ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 490 \r
 491                         /* How many complete tick periods passed while the processor\r
 492                         was waiting? */\r
 493                         ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 494 \r
 495                         /* The reload value is set to whatever fraction of a single tick\r
 496                         period remains. */\r
 497                         portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 498                 }\r
 499 \r
 500                 /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD\r
 501                 again, then set portNVIC_SYSTICK_LOAD back to its standard\r
 502                 value. */\r
 503                 portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 504                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 505                 vTaskStepTick( ulCompleteTickPeriods );\r
 506                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 507 \r
 508                 /* Exit with interrpts enabled. */\r
 509                 __enable_irq();\r
 510         }\r
 511 }\r
 512 \r
 513 #endif /* #if configUSE_TICKLESS_IDLE */\r
 514 \r
 515 /*-----------------------------------------------------------*/\r