git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CM3/port.c

   1 /*\r
   2     FreeRTOS V9.0.0 - Copyright (C) 2016 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /*-----------------------------------------------------------\r
  71  * Implementation of functions defined in portable.h for the ARM CM3 port.\r
  72  *----------------------------------------------------------*/\r
  73 \r
  74 /* Scheduler includes. */\r
  75 #include "FreeRTOS.h"\r
  76 #include "task.h"\r
  77 \r
  78 #ifndef configKERNEL_INTERRUPT_PRIORITY\r
  79         #define configKERNEL_INTERRUPT_PRIORITY 255\r
  80 #endif\r
  81 \r
  82 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  83         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  84 #endif\r
  85 \r
  86 #ifndef configSYSTICK_CLOCK_HZ\r
  87         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  88         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  89         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  90 #else\r
  91         /* The way the SysTick is clocked is not modified in case it is not the same\r
  92         as the core. */\r
  93         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  94 #endif\r
  95 \r
  96 /* The __weak attribute does not work as you might expect with the Keil tools\r
  97 so the configOVERRIDE_DEFAULT_TICK_CONFIGURATION constant must be set to 1 if\r
  98 the application writer wants to provide their own implementation of\r
  99 vPortSetupTimerInterrupt().  Ensure configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 100 is defined. */\r
 101 #ifndef configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 102         #define configOVERRIDE_DEFAULT_TICK_CONFIGURATION 0\r
 103 #endif\r
 104 \r
 105 /* Constants required to manipulate the core.  Registers first... */\r
 106 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
 107 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
 108 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
 109 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 110 /* ...then bits in the registers. */\r
 111 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 112 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 113 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 114 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 115 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 116 \r
 117 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 118 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 119 \r
 120 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 121 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 122 \r
 123 /* Constants required to check the validity of an interrupt priority. */\r
 124 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 125 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 126 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 127 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 128 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 129 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 130 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 131 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 132 \r
 133 /* Constants required to set up the initial stack. */\r
 134 #define portINITIAL_XPSR                        ( 0x01000000 )\r
 135 \r
 136 /* The systick is a 24-bit counter. */\r
 137 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 138 \r
 139 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 140 occurred while the SysTick counter is stopped during tickless idle\r
 141 calculations. */\r
 142 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 143 \r
 144 /* For strict compliance with the Cortex-M spec the task start address should\r
 145 have bit-0 clear, as it is loaded into the PC on exit from an ISR. */\r
 146 #define portSTART_ADDRESS_MASK                          ( ( StackType_t ) 0xfffffffeUL )\r
 147 \r
 148 /* Each task maintains its own interrupt status in the critical nesting\r
 149 variable. */\r
 150 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 151 \r
 152 /*\r
 153  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 154  * file is weak to allow application writers to change the timer used to\r
 155  * generate the tick interrupt.\r
 156  */\r
 157 void vPortSetupTimerInterrupt( void );\r
 158 \r
 159 /*\r
 160  * Exception handlers.\r
 161  */\r
 162 void xPortPendSVHandler( void );\r
 163 void xPortSysTickHandler( void );\r
 164 void vPortSVCHandler( void );\r
 165 \r
 166 /*\r
 167  * Start first task is a separate function so it can be tested in isolation.\r
 168  */\r
 169 static void prvStartFirstTask( void );\r
 170 \r
 171 /*\r
 172  * Used to catch tasks that attempt to return from their implementing function.\r
 173  */\r
 174 static void prvTaskExitError( void );\r
 175 \r
 176 /*-----------------------------------------------------------*/\r
 177 \r
 178 /*\r
 179  * The number of SysTick increments that make up one tick period.\r
 180  */\r
 181 #if configUSE_TICKLESS_IDLE == 1\r
 182         static uint32_t ulTimerCountsForOneTick = 0;\r
 183 #endif /* configUSE_TICKLESS_IDLE */\r
 184 \r
 185 /*\r
 186  * The maximum number of tick periods that can be suppressed is limited by the\r
 187  * 24 bit resolution of the SysTick timer.\r
 188  */\r
 189 #if configUSE_TICKLESS_IDLE == 1\r
 190         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 191 #endif /* configUSE_TICKLESS_IDLE */\r
 192 \r
 193 /*\r
 194  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 195  * power functionality only.\r
 196  */\r
 197 #if configUSE_TICKLESS_IDLE == 1\r
 198         static uint32_t ulStoppedTimerCompensation = 0;\r
 199 #endif /* configUSE_TICKLESS_IDLE */\r
 200 \r
 201 /*\r
 202  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 203  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 204  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 205  */\r
 206 #if ( configASSERT_DEFINED == 1 )\r
 207          static uint8_t ucMaxSysCallPriority = 0;\r
 208          static uint32_t ulMaxPRIGROUPValue = 0;\r
 209          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( uint8_t * ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 210 #endif /* configASSERT_DEFINED */\r
 211 \r
 212 /*-----------------------------------------------------------*/\r
 213 \r
 214 /*\r
 215  * See header file for description.\r
 216  */\r
 217 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 218 {\r
 219         /* Simulate the stack frame as it would be created by a context switch\r
 220         interrupt. */\r
 221         pxTopOfStack--; /* Offset added to account for the way the MCU uses the stack on entry/exit of interrupts. */\r
 222         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 223         pxTopOfStack--;\r
 224         *pxTopOfStack = ( ( StackType_t ) pxCode ) & portSTART_ADDRESS_MASK;    /* PC */\r
 225         pxTopOfStack--;\r
 226         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 227 \r
 228         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 229         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 230         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 231 \r
 232         return pxTopOfStack;\r
 233 }\r
 234 /*-----------------------------------------------------------*/\r
 235 \r
 236 static void prvTaskExitError( void )\r
 237 {\r
 238         /* A function that implements a task must not exit or attempt to return to\r
 239         its caller as there is nothing to return to.  If a task wants to exit it\r
 240         should instead call vTaskDelete( NULL ).\r
 241 \r
 242         Artificially force an assert() to be triggered if configASSERT() is\r
 243         defined, then stop here so application writers can catch the error. */\r
 244         configASSERT( uxCriticalNesting == ~0UL );\r
 245         portDISABLE_INTERRUPTS();\r
 246         for( ;; );\r
 247 }\r
 248 /*-----------------------------------------------------------*/\r
 249 \r
 250 __asm void vPortSVCHandler( void )\r
 251 {\r
 252         PRESERVE8\r
 253 \r
 254         ldr     r3, =pxCurrentTCB       /* Restore the context. */\r
 255         ldr r1, [r3]                    /* Use pxCurrentTCBConst to get the pxCurrentTCB address. */\r
 256         ldr r0, [r1]                    /* The first item in pxCurrentTCB is the task top of stack. */\r
 257         ldmia r0!, {r4-r11}             /* Pop the registers that are not automatically saved on exception entry and the critical nesting count. */\r
 258         msr psp, r0                             /* Restore the task stack pointer. */\r
 259         isb\r
 260         mov r0, #0\r
 261         msr     basepri, r0\r
 262         orr r14, #0xd\r
 263         bx r14\r
 264 }\r
 265 /*-----------------------------------------------------------*/\r
 266 \r
 267 __asm void prvStartFirstTask( void )\r
 268 {\r
 269         PRESERVE8\r
 270 \r
 271         /* Use the NVIC offset register to locate the stack. */\r
 272         ldr r0, =0xE000ED08\r
 273         ldr r0, [r0]\r
 274         ldr r0, [r0]\r
 275 \r
 276         /* Set the msp back to the start of the stack. */\r
 277         msr msp, r0\r
 278         /* Globally enable interrupts. */\r
 279         cpsie i\r
 280         cpsie f\r
 281         dsb\r
 282         isb\r
 283         /* Call SVC to start the first task. */\r
 284         svc 0\r
 285         nop\r
 286         nop\r
 287 }\r
 288 /*-----------------------------------------------------------*/\r
 289 \r
 290 /*\r
 291  * See header file for description.\r
 292  */\r
 293 BaseType_t xPortStartScheduler( void )\r
 294 {\r
 295         #if( configASSERT_DEFINED == 1 )\r
 296         {\r
 297                 volatile uint32_t ulOriginalPriority;\r
 298                 volatile uint8_t * const pucFirstUserPriorityRegister = ( uint8_t * ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 299                 volatile uint8_t ucMaxPriorityValue;\r
 300 \r
 301                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 302                 functions can be called.  ISR safe functions are those that end in\r
 303                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 304                 ensure interrupt entry is as fast and simple as possible.\r
 305 \r
 306                 Save the interrupt priority value that is about to be clobbered. */\r
 307                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 308 \r
 309                 /* Determine the number of priority bits available.  First write to all\r
 310                 possible bits. */\r
 311                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 312 \r
 313                 /* Read the value back to see how many bits stuck. */\r
 314                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 315 \r
 316                 /* Use the same mask on the maximum system call priority. */\r
 317                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 318 \r
 319                 /* Calculate the maximum acceptable priority group value for the number\r
 320                 of bits read back. */\r
 321                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 322                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 323                 {\r
 324                         ulMaxPRIGROUPValue--;\r
 325                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 326                 }\r
 327 \r
 328                 #ifdef __NVIC_PRIO_BITS\r
 329                 {\r
 330                         /* Check the CMSIS configuration that defines the number of\r
 331                         priority bits matches the number of priority bits actually queried\r
 332                         from the hardware. */\r
 333                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == __NVIC_PRIO_BITS );\r
 334                 }\r
 335                 #endif\r
 336 \r
 337                 #ifdef configPRIO_BITS\r
 338                 {\r
 339                         /* Check the FreeRTOS configuration that defines the number of\r
 340                         priority bits matches the number of priority bits actually queried\r
 341                         from the hardware. */\r
 342                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == configPRIO_BITS );\r
 343                 }\r
 344                 #endif\r
 345 \r
 346                 /* Shift the priority group value back to its position within the AIRCR\r
 347                 register. */\r
 348                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 349                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 350 \r
 351                 /* Restore the clobbered interrupt priority register to its original\r
 352                 value. */\r
 353                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 354         }\r
 355         #endif /* conifgASSERT_DEFINED */\r
 356 \r
 357         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 358         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 359         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 360 \r
 361         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 362         here already. */\r
 363         vPortSetupTimerInterrupt();\r
 364 \r
 365         /* Initialise the critical nesting count ready for the first task. */\r
 366         uxCriticalNesting = 0;\r
 367 \r
 368         /* Start the first task. */\r
 369         prvStartFirstTask();\r
 370 \r
 371         /* Should not get here! */\r
 372         return 0;\r
 373 }\r
 374 /*-----------------------------------------------------------*/\r
 375 \r
 376 void vPortEndScheduler( void )\r
 377 {\r
 378         /* Not implemented in ports where there is nothing to return to.\r
 379         Artificially force an assert. */\r
 380         configASSERT( uxCriticalNesting == 1000UL );\r
 381 }\r
 382 /*-----------------------------------------------------------*/\r
 383 \r
 384 void vPortEnterCritical( void )\r
 385 {\r
 386         portDISABLE_INTERRUPTS();\r
 387         uxCriticalNesting++;\r
 388 \r
 389         /* This is not the interrupt safe version of the enter critical function so\r
 390         assert() if it is being called from an interrupt context.  Only API\r
 391         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 392         the critical nesting count is 1 to protect against recursive calls if the\r
 393         assert function also uses a critical section. */\r
 394         if( uxCriticalNesting == 1 )\r
 395         {\r
 396                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 397         }\r
 398 }\r
 399 /*-----------------------------------------------------------*/\r
 400 \r
 401 void vPortExitCritical( void )\r
 402 {\r
 403         configASSERT( uxCriticalNesting );\r
 404         uxCriticalNesting--;\r
 405         if( uxCriticalNesting == 0 )\r
 406         {\r
 407                 portENABLE_INTERRUPTS();\r
 408         }\r
 409 }\r
 410 /*-----------------------------------------------------------*/\r
 411 \r
 412 __asm void xPortPendSVHandler( void )\r
 413 {\r
 414         extern uxCriticalNesting;\r
 415         extern pxCurrentTCB;\r
 416         extern vTaskSwitchContext;\r
 417 \r
 418         PRESERVE8\r
 419 \r
 420         mrs r0, psp\r
 421         isb\r
 422 \r
 423         ldr     r3, =pxCurrentTCB               /* Get the location of the current TCB. */\r
 424         ldr     r2, [r3]\r
 425 \r
 426         stmdb r0!, {r4-r11}                     /* Save the remaining registers. */\r
 427         str r0, [r2]                            /* Save the new top of stack into the first member of the TCB. */\r
 428 \r
 429         stmdb sp!, {r3, r14}\r
 430         mov r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 431         msr basepri, r0\r
 432         dsb\r
 433         isb\r
 434         bl vTaskSwitchContext\r
 435         mov r0, #0\r
 436         msr basepri, r0\r
 437         ldmia sp!, {r3, r14}\r
 438 \r
 439         ldr r1, [r3]\r
 440         ldr r0, [r1]                            /* The first item in pxCurrentTCB is the task top of stack. */\r
 441         ldmia r0!, {r4-r11}                     /* Pop the registers and the critical nesting count. */\r
 442         msr psp, r0\r
 443         isb\r
 444         bx r14\r
 445         nop\r
 446 }\r
 447 /*-----------------------------------------------------------*/\r
 448 \r
 449 void xPortSysTickHandler( void )\r
 450 {\r
 451         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 452         executes all interrupts must be unmasked.  There is therefore no need to\r
 453         save and then restore the interrupt mask value as its value is already\r
 454         known - therefore the slightly faster vPortRaiseBASEPRI() function is used\r
 455         in place of portSET_INTERRUPT_MASK_FROM_ISR(). */\r
 456         vPortRaiseBASEPRI();\r
 457         {\r
 458                 /* Increment the RTOS tick. */\r
 459                 if( xTaskIncrementTick() != pdFALSE )\r
 460                 {\r
 461                         /* A context switch is required.  Context switching is performed in\r
 462                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 463                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 464                 }\r
 465         }\r
 466         vPortClearBASEPRIFromISR();\r
 467 }\r
 468 /*-----------------------------------------------------------*/\r
 469 \r
 470 #if configUSE_TICKLESS_IDLE == 1\r
 471 \r
 472         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 473         {\r
 474         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 475         TickType_t xModifiableIdleTime;\r
 476 \r
 477                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 478                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 479                 {\r
 480                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 481                 }\r
 482 \r
 483                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 484                 is accounted for as best it can be, but using the tickless mode will\r
 485                 inevitably result in some tiny drift of the time maintained by the\r
 486                 kernel with respect to calendar time. */\r
 487                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 488 \r
 489                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 490                 tick periods.  -1 is used because this code will execute part way\r
 491                 through one of the tick periods. */\r
 492                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 493                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 494                 {\r
 495                         ulReloadValue -= ulStoppedTimerCompensation;\r
 496                 }\r
 497 \r
 498                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 499                 method as that will mask interrupts that should exit sleep mode. */\r
 500                 __disable_irq();\r
 501                 __dsb( portSY_FULL_READ_WRITE );\r
 502                 __isb( portSY_FULL_READ_WRITE );\r
 503 \r
 504                 /* If a context switch is pending or a task is waiting for the scheduler\r
 505                 to be unsuspended then abandon the low power entry. */\r
 506                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 507                 {\r
 508                         /* Restart from whatever is left in the count register to complete\r
 509                         this tick period. */\r
 510                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 511 \r
 512                         /* Restart SysTick. */\r
 513                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 514 \r
 515                         /* Reset the reload register to the value required for normal tick\r
 516                         periods. */\r
 517                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 518 \r
 519                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 520                         above. */\r
 521                         __enable_irq();\r
 522                 }\r
 523                 else\r
 524                 {\r
 525                         /* Set the new reload value. */\r
 526                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 527 \r
 528                         /* Clear the SysTick count flag and set the count value back to\r
 529                         zero. */\r
 530                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 531 \r
 532                         /* Restart SysTick. */\r
 533                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 534 \r
 535                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 536                         set its parameter to 0 to indicate that its implementation contains\r
 537                         its own wait for interrupt or wait for event instruction, and so wfi\r
 538                         should not be executed again.  However, the original expected idle\r
 539                         time variable must remain unmodified, so a copy is taken. */\r
 540                         xModifiableIdleTime = xExpectedIdleTime;\r
 541                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 542                         if( xModifiableIdleTime > 0 )\r
 543                         {\r
 544                                 __dsb( portSY_FULL_READ_WRITE );\r
 545                                 __wfi();\r
 546                                 __isb( portSY_FULL_READ_WRITE );\r
 547                         }\r
 548                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 549 \r
 550                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 551                         accounted for as best it can be, but using the tickless mode will\r
 552                         inevitably result in some tiny drift of the time maintained by the\r
 553                         kernel with respect to calendar time. */\r
 554                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 555                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 556 \r
 557                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 558                         above. */\r
 559                         __enable_irq();\r
 560 \r
 561                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 562                         {\r
 563                                 uint32_t ulCalculatedLoadValue;\r
 564 \r
 565                                 /* The tick interrupt has already executed, and the SysTick\r
 566                                 count reloaded with ulReloadValue.  Reset the\r
 567                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 568                                 period. */\r
 569                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 570 \r
 571                                 /* Don't allow a tiny value, or values that have somehow\r
 572                                 underflowed because the post sleep hook did something\r
 573                                 that took too long. */\r
 574                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 575                                 {\r
 576                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 577                                 }\r
 578 \r
 579                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 580 \r
 581                                 /* The tick interrupt handler will already have pended the tick\r
 582                                 processing in the kernel.  As the pending tick will be\r
 583                                 processed as soon as this function exits, the tick value\r
 584                                 maintained by the tick is stepped forward by one less than the\r
 585                                 time spent waiting. */\r
 586                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 587                         }\r
 588                         else\r
 589                         {\r
 590                                 /* Something other than the tick interrupt ended the sleep.\r
 591                                 Work out how long the sleep lasted rounded to complete tick\r
 592                                 periods (not the ulReload value which accounted for part\r
 593                                 ticks). */\r
 594                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 595 \r
 596                                 /* How many complete tick periods passed while the processor\r
 597                                 was waiting? */\r
 598                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 599 \r
 600                                 /* The reload value is set to whatever fraction of a single tick\r
 601                                 period remains. */\r
 602                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 603                         }\r
 604 \r
 605                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 606                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 607                         value.  The critical section is used to ensure the tick interrupt\r
 608                         can only execute once in the case that the reload register is near\r
 609                         zero. */\r
 610                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 611                         portENTER_CRITICAL();\r
 612                         {\r
 613                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 614                                 vTaskStepTick( ulCompleteTickPeriods );\r
 615                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 616                         }\r
 617                         portEXIT_CRITICAL();\r
 618                 }\r
 619         }\r
 620 \r
 621 #endif /* #if configUSE_TICKLESS_IDLE */\r
 622 \r
 623 /*-----------------------------------------------------------*/\r
 624 \r
 625 /*\r
 626  * Setup the SysTick timer to generate the tick interrupts at the required\r
 627  * frequency.\r
 628  */\r
 629 #if configOVERRIDE_DEFAULT_TICK_CONFIGURATION == 0\r
 630 \r
 631         void vPortSetupTimerInterrupt( void )\r
 632         {\r
 633                 /* Calculate the constants required to configure the tick interrupt. */\r
 634                 #if configUSE_TICKLESS_IDLE == 1\r
 635                 {\r
 636                         ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 637                         xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 638                         ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 639                 }\r
 640                 #endif /* configUSE_TICKLESS_IDLE */\r
 641 \r
 642                 /* Stop and clear the SysTick. */\r
 643                 portNVIC_SYSTICK_CTRL_REG = 0UL;\r
 644                 portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 645 \r
 646                 /* Configure SysTick to interrupt at the requested rate. */\r
 647                 portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 648                 portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 649         }\r
 650 \r
 651 #endif /* configOVERRIDE_DEFAULT_TICK_CONFIGURATION */\r
 652 /*-----------------------------------------------------------*/\r
 653 \r
 654 __asm uint32_t vPortGetIPSR( void )\r
 655 {\r
 656         PRESERVE8\r
 657 \r
 658         mrs r0, ipsr\r
 659         bx r14\r
 660 }\r
 661 /*-----------------------------------------------------------*/\r
 662 \r
 663 #if( configASSERT_DEFINED == 1 )\r
 664 \r
 665         void vPortValidateInterruptPriority( void )\r
 666         {\r
 667         uint32_t ulCurrentInterrupt;\r
 668         uint8_t ucCurrentPriority;\r
 669 \r
 670                 /* Obtain the number of the currently executing interrupt. */\r
 671                 ulCurrentInterrupt = vPortGetIPSR();\r
 672 \r
 673                 /* Is the interrupt number a user defined interrupt? */\r
 674                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 675                 {\r
 676                         /* Look up the interrupt's priority. */\r
 677                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 678 \r
 679                         /* The following assertion will fail if a service routine (ISR) for\r
 680                         an interrupt that has been assigned a priority above\r
 681                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 682                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 683                         from interrupts that have been assigned a priority at or below\r
 684                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 685 \r
 686                         Numerically low interrupt priority numbers represent logically high\r
 687                         interrupt priorities, therefore the priority of the interrupt must\r
 688                         be set to a value equal to or numerically *higher* than\r
 689                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 690 \r
 691                         Interrupts that use the FreeRTOS API must not be left at their\r
 692                         default priority of     zero as that is the highest possible priority,\r
 693                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 694                         and     therefore also guaranteed to be invalid.\r
 695 \r
 696                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 697                         interrupt entry is as fast and simple as possible.\r
 698 \r
 699                         The following links provide detailed information:\r
 700                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 701                         http://www.freertos.org/FAQHelp.html */\r
 702                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 703                 }\r
 704 \r
 705                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 706                 that define each interrupt's priority to be split between bits that\r
 707                 define the interrupt's pre-emption priority bits and bits that define\r
 708                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 709                 to be pre-emption priority bits.  The following assertion will fail if\r
 710                 this is not the case (if some bits represent a sub-priority).\r
 711 \r
 712                 If the application only uses CMSIS libraries for interrupt\r
 713                 configuration then the correct setting can be achieved on all Cortex-M\r
 714                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 715                 scheduler.  Note however that some vendor specific peripheral libraries\r
 716                 assume a non-zero priority group setting, in which cases using a value\r
 717                 of zero will result in unpredicable behaviour. */\r
 718                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 719         }\r
 720 \r
 721 #endif /* configASSERT_DEFINED */\r
 722 \r
 723 \r