git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CM3/port.c

   1 /*\r
   2     FreeRTOS V8.1.0 - Copyright (C) 2014 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS provides completely free yet professionally developed,    *\r
  10      *    robust, strictly quality controlled, supported, and cross          *\r
  11      *    platform software that has become a de facto standard.             *\r
  12      *                                                                       *\r
  13      *    Help yourself get started quickly and support the FreeRTOS         *\r
  14      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  15      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  16      *                                                                       *\r
  17      *    Thank you!                                                         *\r
  18      *                                                                       *\r
  19     ***************************************************************************\r
  20 \r
  21     This file is part of the FreeRTOS distribution.\r
  22 \r
  23     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  24     the terms of the GNU General Public License (version 2) as published by the\r
  25     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  26 \r
  27     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  28     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  29     >>!   obliged to provide the source code for proprietary components     !<<\r
  30     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  31 \r
  32     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  33     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  34     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  35     link: http://www.freertos.org/a00114.html\r
  36 \r
  37     1 tab == 4 spaces!\r
  38 \r
  39     ***************************************************************************\r
  40      *                                                                       *\r
  41      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  42      *    not run, what could be wrong?"                                     *\r
  43      *                                                                       *\r
  44      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  49     license and Real Time Engineers Ltd. contact details.\r
  50 \r
  51     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  52     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  53     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  54 \r
  55     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  56     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  57     licenses offer ticketed support, indemnification and middleware.\r
  58 \r
  59     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  60     engineered and independently SIL3 certified version for use in safety and\r
  61     mission critical applications that require provable dependability.\r
  62 \r
  63     1 tab == 4 spaces!\r
  64 */\r
  65 \r
  66 /*-----------------------------------------------------------\r
  67  * Implementation of functions defined in portable.h for the ARM CM3 port.\r
  68  *----------------------------------------------------------*/\r
  69 \r
  70 /* Scheduler includes. */\r
  71 #include "FreeRTOS.h"\r
  72 #include "task.h"\r
  73 \r
  74 #ifndef configKERNEL_INTERRUPT_PRIORITY\r
  75         #define configKERNEL_INTERRUPT_PRIORITY 255\r
  76 #endif\r
  77 \r
  78 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  79         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  80 #endif\r
  81 \r
  82 #ifndef configSYSTICK_CLOCK_HZ\r
  83         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  84         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  85         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  86 #else\r
  87         /* The way the SysTick is clocked is not modified in case it is not the same\r
  88         as the core. */\r
  89         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  90 #endif\r
  91 \r
  92 /* The __weak attribute does not work as you might expect with the Keil tools\r
  93 so the configOVERRIDE_DEFAULT_TICK_CONFIGURATION constant must be set to 1 if\r
  94 the application writer wants to provide their own implementation of\r
  95 vPortSetupTimerInterrupt().  Ensure configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
  96 is defined. */\r
  97 #ifndef configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
  98         #define configOVERRIDE_DEFAULT_TICK_CONFIGURATION 0\r
  99 #endif\r
 100 \r
 101 /* Constants required to manipulate the core.  Registers first... */\r
 102 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
 103 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
 104 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
 105 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 106 /* ...then bits in the registers. */\r
 107 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 108 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 109 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 110 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 111 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 112 \r
 113 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 114 #define portVECTACTIVE_MASK                                     ( 0x1FUL )\r
 115 \r
 116 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 117 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 118 \r
 119 /* Constants required to check the validity of an interrupt priority. */\r
 120 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 121 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 122 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 123 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 124 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 125 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 126 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 127 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 128 \r
 129 /* Constants required to set up the initial stack. */\r
 130 #define portINITIAL_XPSR                        ( 0x01000000 )\r
 131 \r
 132 /* Constants used with memory barrier intrinsics. */\r
 133 #define portSY_FULL_READ_WRITE          ( 15 )\r
 134 \r
 135 /* The systick is a 24-bit counter. */\r
 136 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 137 \r
 138 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 139 occurred while the SysTick counter is stopped during tickless idle\r
 140 calculations. */\r
 141 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 142 \r
 143 /* Each task maintains its own interrupt status in the critical nesting\r
 144 variable. */\r
 145 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 146 \r
 147 /*\r
 148  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 149  * file is weak to allow application writers to change the timer used to\r
 150  * generate the tick interrupt.\r
 151  */\r
 152 void vPortSetupTimerInterrupt( void );\r
 153 \r
 154 /*\r
 155  * Exception handlers.\r
 156  */\r
 157 void xPortPendSVHandler( void );\r
 158 void xPortSysTickHandler( void );\r
 159 void vPortSVCHandler( void );\r
 160 \r
 161 /*\r
 162  * Start first task is a separate function so it can be tested in isolation.\r
 163  */\r
 164 static void prvStartFirstTask( void );\r
 165 \r
 166 /*\r
 167  * Used to catch tasks that attempt to return from their implementing function.\r
 168  */\r
 169 static void prvTaskExitError( void );\r
 170 \r
 171 /*-----------------------------------------------------------*/\r
 172 \r
 173 /*\r
 174  * The number of SysTick increments that make up one tick period.\r
 175  */\r
 176 #if configUSE_TICKLESS_IDLE == 1\r
 177         static uint32_t ulTimerCountsForOneTick = 0;\r
 178 #endif /* configUSE_TICKLESS_IDLE */\r
 179 \r
 180 /*\r
 181  * The maximum number of tick periods that can be suppressed is limited by the\r
 182  * 24 bit resolution of the SysTick timer.\r
 183  */\r
 184 #if configUSE_TICKLESS_IDLE == 1\r
 185         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 186 #endif /* configUSE_TICKLESS_IDLE */\r
 187 \r
 188 /*\r
 189  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 190  * power functionality only.\r
 191  */\r
 192 #if configUSE_TICKLESS_IDLE == 1\r
 193         static uint32_t ulStoppedTimerCompensation = 0;\r
 194 #endif /* configUSE_TICKLESS_IDLE */\r
 195 \r
 196 /*\r
 197  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 198  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 199  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 200  */\r
 201 #if ( configASSERT_DEFINED == 1 )\r
 202          static uint8_t ucMaxSysCallPriority = 0;\r
 203          static uint32_t ulMaxPRIGROUPValue = 0;\r
 204          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( uint8_t * ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 205 #endif /* configASSERT_DEFINED */\r
 206 \r
 207 /*-----------------------------------------------------------*/\r
 208 \r
 209 /*\r
 210  * See header file for description.\r
 211  */\r
 212 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 213 {\r
 214         /* Simulate the stack frame as it would be created by a context switch\r
 215         interrupt. */\r
 216         pxTopOfStack--; /* Offset added to account for the way the MCU uses the stack on entry/exit of interrupts. */\r
 217         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 218         pxTopOfStack--;\r
 219         *pxTopOfStack = ( StackType_t ) pxCode; /* PC */\r
 220         pxTopOfStack--;\r
 221         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 222 \r
 223         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 224         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 225         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 226 \r
 227         return pxTopOfStack;\r
 228 }\r
 229 /*-----------------------------------------------------------*/\r
 230 \r
 231 static void prvTaskExitError( void )\r
 232 {\r
 233         /* A function that implements a task must not exit or attempt to return to\r
 234         its caller as there is nothing to return to.  If a task wants to exit it\r
 235         should instead call vTaskDelete( NULL ).\r
 236 \r
 237         Artificially force an assert() to be triggered if configASSERT() is\r
 238         defined, then stop here so application writers can catch the error. */\r
 239         configASSERT( uxCriticalNesting == ~0UL );\r
 240         portDISABLE_INTERRUPTS();\r
 241         for( ;; );\r
 242 }\r
 243 /*-----------------------------------------------------------*/\r
 244 \r
 245 __asm void vPortSVCHandler( void )\r
 246 {\r
 247         PRESERVE8\r
 248 \r
 249         ldr     r3, =pxCurrentTCB       /* Restore the context. */\r
 250         ldr r1, [r3]                    /* Use pxCurrentTCBConst to get the pxCurrentTCB address. */\r
 251         ldr r0, [r1]                    /* The first item in pxCurrentTCB is the task top of stack. */\r
 252         ldmia r0!, {r4-r11}             /* Pop the registers that are not automatically saved on exception entry and the critical nesting count. */\r
 253         msr psp, r0                             /* Restore the task stack pointer. */\r
 254         isb\r
 255         mov r0, #0\r
 256         msr     basepri, r0\r
 257         orr r14, #0xd\r
 258         bx r14\r
 259 }\r
 260 /*-----------------------------------------------------------*/\r
 261 \r
 262 __asm void prvStartFirstTask( void )\r
 263 {\r
 264         PRESERVE8\r
 265 \r
 266         /* Use the NVIC offset register to locate the stack. */\r
 267         ldr r0, =0xE000ED08\r
 268         ldr r0, [r0]\r
 269         ldr r0, [r0]\r
 270         /* Set the msp back to the start of the stack. */\r
 271         msr msp, r0\r
 272         /* Globally enable interrupts. */\r
 273         cpsie i\r
 274         cpsie f\r
 275         dsb\r
 276         isb\r
 277         /* Call SVC to start the first task. */\r
 278         svc 0\r
 279         nop\r
 280         nop\r
 281 }\r
 282 /*-----------------------------------------------------------*/\r
 283 \r
 284 /*\r
 285  * See header file for description.\r
 286  */\r
 287 BaseType_t xPortStartScheduler( void )\r
 288 {\r
 289         #if( configASSERT_DEFINED == 1 )\r
 290         {\r
 291                 volatile uint32_t ulOriginalPriority;\r
 292                 volatile uint8_t * const pucFirstUserPriorityRegister = ( uint8_t * ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 293                 volatile uint8_t ucMaxPriorityValue;\r
 294 \r
 295                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 296                 functions can be called.  ISR safe functions are those that end in\r
 297                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 298                 ensure interrupt entry is as fast and simple as possible.\r
 299 \r
 300                 Save the interrupt priority value that is about to be clobbered. */\r
 301                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 302 \r
 303                 /* Determine the number of priority bits available.  First write to all\r
 304                 possible bits. */\r
 305                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 306 \r
 307                 /* Read the value back to see how many bits stuck. */\r
 308                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 309 \r
 310                 /* Use the same mask on the maximum system call priority. */\r
 311                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 312 \r
 313                 /* Calculate the maximum acceptable priority group value for the number\r
 314                 of bits read back. */\r
 315                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 316                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 317                 {\r
 318                         ulMaxPRIGROUPValue--;\r
 319                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 320                 }\r
 321 \r
 322                 /* Shift the priority group value back to its position within the AIRCR\r
 323                 register. */\r
 324                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 325                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 326 \r
 327                 /* Restore the clobbered interrupt priority register to its original\r
 328                 value. */\r
 329                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 330         }\r
 331         #endif /* conifgASSERT_DEFINED */\r
 332 \r
 333         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 334         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 335         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 336 \r
 337         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 338         here already. */\r
 339         vPortSetupTimerInterrupt();\r
 340 \r
 341         /* Initialise the critical nesting count ready for the first task. */\r
 342         uxCriticalNesting = 0;\r
 343 \r
 344         /* Start the first task. */\r
 345         prvStartFirstTask();\r
 346 \r
 347         /* Should not get here! */\r
 348         return 0;\r
 349 }\r
 350 /*-----------------------------------------------------------*/\r
 351 \r
 352 void vPortEndScheduler( void )\r
 353 {\r
 354         /* Not implemented in ports where there is nothing to return to.\r
 355         Artificially force an assert. */\r
 356         configASSERT( uxCriticalNesting == 1000UL );\r
 357 }\r
 358 /*-----------------------------------------------------------*/\r
 359 \r
 360 void vPortYield( void )\r
 361 {\r
 362         /* Set a PendSV to request a context switch. */\r
 363         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 364 \r
 365         /* Barriers are normally not required but do ensure the code is completely\r
 366         within the specified behaviour for the architecture. */\r
 367         __dsb( portSY_FULL_READ_WRITE );\r
 368         __isb( portSY_FULL_READ_WRITE );\r
 369 }\r
 370 /*-----------------------------------------------------------*/\r
 371 \r
 372 void vPortEnterCritical( void )\r
 373 {\r
 374         portDISABLE_INTERRUPTS();\r
 375         uxCriticalNesting++;\r
 376         __dsb( portSY_FULL_READ_WRITE );\r
 377         __isb( portSY_FULL_READ_WRITE );\r
 378 \r
 379         /* This is not the interrupt safe version of the enter critical function so\r
 380         assert() if it is being called from an interrupt context.  Only API\r
 381         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 382         the critical nesting count is 1 to protect against recursive calls if the\r
 383         assert function also uses a critical section. */\r
 384         if( uxCriticalNesting == 1 )\r
 385         {\r
 386                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 387         }\r
 388 }\r
 389 /*-----------------------------------------------------------*/\r
 390 \r
 391 void vPortExitCritical( void )\r
 392 {\r
 393         configASSERT( uxCriticalNesting );\r
 394         uxCriticalNesting--;\r
 395         if( uxCriticalNesting == 0 )\r
 396         {\r
 397                 portENABLE_INTERRUPTS();\r
 398         }\r
 399 }\r
 400 /*-----------------------------------------------------------*/\r
 401 \r
 402 __asm void xPortPendSVHandler( void )\r
 403 {\r
 404         extern uxCriticalNesting;\r
 405         extern pxCurrentTCB;\r
 406         extern vTaskSwitchContext;\r
 407 \r
 408         PRESERVE8\r
 409 \r
 410         mrs r0, psp\r
 411         isb\r
 412 \r
 413         ldr     r3, =pxCurrentTCB               /* Get the location of the current TCB. */\r
 414         ldr     r2, [r3]\r
 415 \r
 416         stmdb r0!, {r4-r11}                     /* Save the remaining registers. */\r
 417         str r0, [r2]                            /* Save the new top of stack into the first member of the TCB. */\r
 418 \r
 419         stmdb sp!, {r3, r14}\r
 420         mov r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 421         msr basepri, r0\r
 422         bl vTaskSwitchContext\r
 423         mov r0, #0\r
 424         msr basepri, r0\r
 425         ldmia sp!, {r3, r14}\r
 426 \r
 427         ldr r1, [r3]\r
 428         ldr r0, [r1]                            /* The first item in pxCurrentTCB is the task top of stack. */\r
 429         ldmia r0!, {r4-r11}                     /* Pop the registers and the critical nesting count. */\r
 430         msr psp, r0\r
 431         isb\r
 432         bx r14\r
 433         nop\r
 434 }\r
 435 /*-----------------------------------------------------------*/\r
 436 \r
 437 void xPortSysTickHandler( void )\r
 438 {\r
 439         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 440         executes all interrupts must be unmasked.  There is therefore no need to\r
 441         save and then restore the interrupt mask value as its value is already\r
 442         known. */\r
 443         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 444         {\r
 445                 /* Increment the RTOS tick. */\r
 446                 if( xTaskIncrementTick() != pdFALSE )\r
 447                 {\r
 448                         /* A context switch is required.  Context switching is performed in\r
 449                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 450                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 451                 }\r
 452         }\r
 453         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 454 }\r
 455 /*-----------------------------------------------------------*/\r
 456 \r
 457 #if configUSE_TICKLESS_IDLE == 1\r
 458 \r
 459         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 460         {\r
 461         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 462         TickType_t xModifiableIdleTime;\r
 463 \r
 464                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 465                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 466                 {\r
 467                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 468                 }\r
 469 \r
 470                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 471                 is accounted for as best it can be, but using the tickless mode will\r
 472                 inevitably result in some tiny drift of the time maintained by the\r
 473                 kernel with respect to calendar time. */\r
 474                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 475 \r
 476                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 477                 tick periods.  -1 is used because this code will execute part way\r
 478                 through one of the tick periods. */\r
 479                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 480                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 481                 {\r
 482                         ulReloadValue -= ulStoppedTimerCompensation;\r
 483                 }\r
 484 \r
 485                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 486                 method as that will mask interrupts that should exit sleep mode. */\r
 487                 __disable_irq();\r
 488 \r
 489                 /* If a context switch is pending or a task is waiting for the scheduler\r
 490                 to be unsuspended then abandon the low power entry. */\r
 491                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 492                 {\r
 493                         /* Restart from whatever is left in the count register to complete\r
 494                         this tick period. */\r
 495                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 496 \r
 497                         /* Restart SysTick. */\r
 498                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 499 \r
 500                         /* Reset the reload register to the value required for normal tick\r
 501                         periods. */\r
 502                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 503 \r
 504                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 505                         above. */\r
 506                         __enable_irq();\r
 507                 }\r
 508                 else\r
 509                 {\r
 510                         /* Set the new reload value. */\r
 511                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 512 \r
 513                         /* Clear the SysTick count flag and set the count value back to\r
 514                         zero. */\r
 515                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 516 \r
 517                         /* Restart SysTick. */\r
 518                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 519 \r
 520                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 521                         set its parameter to 0 to indicate that its implementation contains\r
 522                         its own wait for interrupt or wait for event instruction, and so wfi\r
 523                         should not be executed again.  However, the original expected idle\r
 524                         time variable must remain unmodified, so a copy is taken. */\r
 525                         xModifiableIdleTime = xExpectedIdleTime;\r
 526                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 527                         if( xModifiableIdleTime > 0 )\r
 528                         {\r
 529                                 __dsb( portSY_FULL_READ_WRITE );\r
 530                                 __wfi();\r
 531                                 __isb( portSY_FULL_READ_WRITE );\r
 532                         }\r
 533                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 534 \r
 535                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 536                         accounted for as best it can be, but using the tickless mode will\r
 537                         inevitably result in some tiny drift of the time maintained by the\r
 538                         kernel with respect to calendar time. */\r
 539                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 540                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 541 \r
 542                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 543                         above. */\r
 544                         __enable_irq();\r
 545 \r
 546                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 547                         {\r
 548                                 uint32_t ulCalculatedLoadValue;\r
 549 \r
 550                                 /* The tick interrupt has already executed, and the SysTick\r
 551                                 count reloaded with ulReloadValue.  Reset the\r
 552                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 553                                 period. */\r
 554                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 555 \r
 556                                 /* Don't allow a tiny value, or values that have somehow\r
 557                                 underflowed because the post sleep hook did something\r
 558                                 that took too long. */\r
 559                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 560                                 {\r
 561                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 562                                 }\r
 563 \r
 564                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 565 \r
 566                                 /* The tick interrupt handler will already have pended the tick\r
 567                                 processing in the kernel.  As the pending tick will be\r
 568                                 processed as soon as this function exits, the tick value\r
 569                                 maintained by the tick is stepped forward by one less than the\r
 570                                 time spent waiting. */\r
 571                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 572                         }\r
 573                         else\r
 574                         {\r
 575                                 /* Something other than the tick interrupt ended the sleep.\r
 576                                 Work out how long the sleep lasted rounded to complete tick\r
 577                                 periods (not the ulReload value which accounted for part\r
 578                                 ticks). */\r
 579                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 580 \r
 581                                 /* How many complete tick periods passed while the processor\r
 582                                 was waiting? */\r
 583                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 584 \r
 585                                 /* The reload value is set to whatever fraction of a single tick\r
 586                                 period remains. */\r
 587                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1 ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 588                         }\r
 589 \r
 590                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 591                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 592                         value.  The critical section is used to ensure the tick interrupt\r
 593                         can only execute once in the case that the reload register is near\r
 594                         zero. */\r
 595                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 596                         portENTER_CRITICAL();\r
 597                         {\r
 598                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 599                                 vTaskStepTick( ulCompleteTickPeriods );\r
 600                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 601                         }\r
 602                         portEXIT_CRITICAL();\r
 603                 }\r
 604         }\r
 605 \r
 606 #endif /* #if configUSE_TICKLESS_IDLE */\r
 607 \r
 608 /*-----------------------------------------------------------*/\r
 609 \r
 610 /*\r
 611  * Setup the SysTick timer to generate the tick interrupts at the required\r
 612  * frequency.\r
 613  */\r
 614 #if configOVERRIDE_DEFAULT_TICK_CONFIGURATION == 0\r
 615 \r
 616         void vPortSetupTimerInterrupt( void )\r
 617         {\r
 618                 /* Calculate the constants required to configure the tick interrupt. */\r
 619                 #if configUSE_TICKLESS_IDLE == 1\r
 620                 {\r
 621                         ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 622                         xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 623                         ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 624                 }\r
 625                 #endif /* configUSE_TICKLESS_IDLE */\r
 626 \r
 627                 /* Configure SysTick to interrupt at the requested rate. */\r
 628                 portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 629                 portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 630         }\r
 631 \r
 632 #endif /* configOVERRIDE_DEFAULT_TICK_CONFIGURATION */\r
 633 /*-----------------------------------------------------------*/\r
 634 \r
 635 __asm uint32_t ulPortSetInterruptMask( void )\r
 636 {\r
 637         PRESERVE8\r
 638 \r
 639         mrs r0, basepri\r
 640         mov r1, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 641         msr basepri, r1\r
 642         bx r14\r
 643 }\r
 644 /*-----------------------------------------------------------*/\r
 645 \r
 646 __asm void vPortClearInterruptMask( uint32_t ulNewMask )\r
 647 {\r
 648         PRESERVE8\r
 649 \r
 650         msr basepri, r0\r
 651         bx r14\r
 652 }\r
 653 /*-----------------------------------------------------------*/\r
 654 \r
 655 __asm uint32_t vPortGetIPSR( void )\r
 656 {\r
 657         PRESERVE8\r
 658 \r
 659         mrs r0, ipsr\r
 660         bx r14\r
 661 }\r
 662 /*-----------------------------------------------------------*/\r
 663 \r
 664 #if( configASSERT_DEFINED == 1 )\r
 665 \r
 666         void vPortValidateInterruptPriority( void )\r
 667         {\r
 668         uint32_t ulCurrentInterrupt;\r
 669         uint8_t ucCurrentPriority;\r
 670 \r
 671                 /* Obtain the number of the currently executing interrupt. */\r
 672                 ulCurrentInterrupt = vPortGetIPSR();\r
 673 \r
 674                 /* Is the interrupt number a user defined interrupt? */\r
 675                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 676                 {\r
 677                         /* Look up the interrupt's priority. */\r
 678                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 679 \r
 680                         /* The following assertion will fail if a service routine (ISR) for\r
 681                         an interrupt that has been assigned a priority above\r
 682                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 683                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 684                         from interrupts that have been assigned a priority at or below\r
 685                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 686 \r
 687                         Numerically low interrupt priority numbers represent logically high\r
 688                         interrupt priorities, therefore the priority of the interrupt must\r
 689                         be set to a value equal to or numerically *higher* than\r
 690                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 691 \r
 692                         Interrupts that use the FreeRTOS API must not be left at their\r
 693                         default priority of     zero as that is the highest possible priority,\r
 694                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 695                         and     therefore also guaranteed to be invalid.\r
 696 \r
 697                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 698                         interrupt entry is as fast and simple as possible.\r
 699 \r
 700                         The following links provide detailed information:\r
 701                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 702                         http://www.freertos.org/FAQHelp.html */\r
 703                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 704                 }\r
 705 \r
 706                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 707                 that define each interrupt's priority to be split between bits that\r
 708                 define the interrupt's pre-emption priority bits and bits that define\r
 709                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 710                 to be pre-emption priority bits.  The following assertion will fail if\r
 711                 this is not the case (if some bits represent a sub-priority).\r
 712 \r
 713                 If the application only uses CMSIS libraries for interrupt\r
 714                 configuration then the correct setting can be achieved on all Cortex-M\r
 715                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 716                 scheduler.  Note however that some vendor specific peripheral libraries\r
 717                 assume a non-zero priority group setting, in which cases using a value\r
 718                 of zero will result in unpredicable behaviour. */\r
 719                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 720         }\r
 721 \r
 722 #endif /* configASSERT_DEFINED */\r
 723 \r
 724 \r