git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CM3/port.c

   1 /*\r
   2     FreeRTOS V8.0.0 - Copyright (C) 2014 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS provides completely free yet professionally developed,    *\r
  10      *    robust, strictly quality controlled, supported, and cross          *\r
  11      *    platform software that has become a de facto standard.             *\r
  12      *                                                                       *\r
  13      *    Help yourself get started quickly and support the FreeRTOS         *\r
  14      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  15      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  16      *                                                                       *\r
  17      *    Thank you!                                                         *\r
  18      *                                                                       *\r
  19     ***************************************************************************\r
  20 \r
  21     This file is part of the FreeRTOS distribution.\r
  22 \r
  23     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  24     the terms of the GNU General Public License (version 2) as published by the\r
  25     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  26 \r
  27     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
  28     >>! a combined work that includes FreeRTOS without being obliged to provide\r
  29     >>! the source code for proprietary components outside of the FreeRTOS\r
  30     >>! kernel.\r
  31 \r
  32     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  33     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  34     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  35     link: http://www.freertos.org/a00114.html\r
  36 \r
  37     1 tab == 4 spaces!\r
  38 \r
  39     ***************************************************************************\r
  40      *                                                                       *\r
  41      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  42      *    not run, what could be wrong?"                                     *\r
  43      *                                                                       *\r
  44      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  49     license and Real Time Engineers Ltd. contact details.\r
  50 \r
  51     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  52     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  53     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  54 \r
  55     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  56     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  57     licenses offer ticketed support, indemnification and middleware.\r
  58 \r
  59     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  60     engineered and independently SIL3 certified version for use in safety and\r
  61     mission critical applications that require provable dependability.\r
  62 \r
  63     1 tab == 4 spaces!\r
  64 */\r
  65 \r
  66 /*-----------------------------------------------------------\r
  67  * Implementation of functions defined in portable.h for the ARM CM3 port.\r
  68  *----------------------------------------------------------*/\r
  69 \r
  70 /* Scheduler includes. */\r
  71 #include "FreeRTOS.h"\r
  72 #include "task.h"\r
  73 \r
  74 #ifndef configKERNEL_INTERRUPT_PRIORITY\r
  75         #define configKERNEL_INTERRUPT_PRIORITY 255\r
  76 #endif\r
  77 \r
  78 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  79         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  80 #endif\r
  81 \r
  82 #ifndef configSYSTICK_CLOCK_HZ\r
  83         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  84         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  85         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  86 #else\r
  87         /* The way the SysTick is clocked is not modified in case it is not the same\r
  88         as the core. */\r
  89         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  90 #endif\r
  91 \r
  92 /* The __weak attribute does not work as you might expect with the Keil tools\r
  93 so the configOVERRIDE_DEFAULT_TICK_CONFIGURATION constant must be set to 1 if\r
  94 the application writer wants to provide their own implementation of\r
  95 vPortSetupTimerInterrupt().  Ensure configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
  96 is defined. */\r
  97 #ifndef configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
  98         #define configOVERRIDE_DEFAULT_TICK_CONFIGURATION 0\r
  99 #endif\r
 100 \r
 101 /* Constants required to manipulate the core.  Registers first... */\r
 102 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
 103 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
 104 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
 105 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 106 /* ...then bits in the registers. */\r
 107 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 108 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 109 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 110 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 111 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 112 \r
 113 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 114 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 115 \r
 116 /* Constants required to check the validity of an interrupt priority. */\r
 117 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 118 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 119 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 120 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 121 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 122 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 123 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 124 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 125 \r
 126 /* Constants required to set up the initial stack. */\r
 127 #define portINITIAL_XPSR                        ( 0x01000000 )\r
 128 \r
 129 /* Constants used with memory barrier intrinsics. */\r
 130 #define portSY_FULL_READ_WRITE          ( 15 )\r
 131 \r
 132 /* The systick is a 24-bit counter. */\r
 133 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 134 \r
 135 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 136 occurred while the SysTick counter is stopped during tickless idle\r
 137 calculations. */\r
 138 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 139 \r
 140 /* Each task maintains its own interrupt status in the critical nesting\r
 141 variable. */\r
 142 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 143 \r
 144 /*\r
 145  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 146  * file is weak to allow application writers to change the timer used to\r
 147  * generate the tick interrupt.\r
 148  */\r
 149 void vPortSetupTimerInterrupt( void );\r
 150 \r
 151 /*\r
 152  * Exception handlers.\r
 153  */\r
 154 void xPortPendSVHandler( void );\r
 155 void xPortSysTickHandler( void );\r
 156 void vPortSVCHandler( void );\r
 157 \r
 158 /*\r
 159  * Start first task is a separate function so it can be tested in isolation.\r
 160  */\r
 161 static void prvStartFirstTask( void );\r
 162 \r
 163 /*\r
 164  * Used to catch tasks that attempt to return from their implementing function.\r
 165  */\r
 166 static void prvTaskExitError( void );\r
 167 \r
 168 /*-----------------------------------------------------------*/\r
 169 \r
 170 /*\r
 171  * The number of SysTick increments that make up one tick period.\r
 172  */\r
 173 #if configUSE_TICKLESS_IDLE == 1\r
 174         static uint32_t ulTimerCountsForOneTick = 0;\r
 175 #endif /* configUSE_TICKLESS_IDLE */\r
 176 \r
 177 /*\r
 178  * The maximum number of tick periods that can be suppressed is limited by the\r
 179  * 24 bit resolution of the SysTick timer.\r
 180  */\r
 181 #if configUSE_TICKLESS_IDLE == 1\r
 182         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 183 #endif /* configUSE_TICKLESS_IDLE */\r
 184 \r
 185 /*\r
 186  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 187  * power functionality only.\r
 188  */\r
 189 #if configUSE_TICKLESS_IDLE == 1\r
 190         static uint32_t ulStoppedTimerCompensation = 0;\r
 191 #endif /* configUSE_TICKLESS_IDLE */\r
 192 \r
 193 /*\r
 194  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 195  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 196  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 197  */\r
 198 #if ( configASSERT_DEFINED == 1 )\r
 199          static uint8_t ucMaxSysCallPriority = 0;\r
 200          static uint32_t ulMaxPRIGROUPValue = 0;\r
 201          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( uint8_t * ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 202 #endif /* configASSERT_DEFINED */\r
 203 \r
 204 /*-----------------------------------------------------------*/\r
 205 \r
 206 /*\r
 207  * See header file for description.\r
 208  */\r
 209 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 210 {\r
 211         /* Simulate the stack frame as it would be created by a context switch\r
 212         interrupt. */\r
 213         pxTopOfStack--; /* Offset added to account for the way the MCU uses the stack on entry/exit of interrupts. */\r
 214         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 215         pxTopOfStack--;\r
 216         *pxTopOfStack = ( StackType_t ) pxCode; /* PC */\r
 217         pxTopOfStack--;\r
 218         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 219 \r
 220         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 221         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 222         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 223 \r
 224         return pxTopOfStack;\r
 225 }\r
 226 /*-----------------------------------------------------------*/\r
 227 \r
 228 static void prvTaskExitError( void )\r
 229 {\r
 230         /* A function that implements a task must not exit or attempt to return to\r
 231         its caller as there is nothing to return to.  If a task wants to exit it\r
 232         should instead call vTaskDelete( NULL ).\r
 233 \r
 234         Artificially force an assert() to be triggered if configASSERT() is\r
 235         defined, then stop here so application writers can catch the error. */\r
 236         configASSERT( uxCriticalNesting == ~0UL );\r
 237         portDISABLE_INTERRUPTS();\r
 238         for( ;; );\r
 239 }\r
 240 /*-----------------------------------------------------------*/\r
 241 \r
 242 __asm void vPortSVCHandler( void )\r
 243 {\r
 244         PRESERVE8\r
 245 \r
 246         ldr     r3, =pxCurrentTCB       /* Restore the context. */\r
 247         ldr r1, [r3]                    /* Use pxCurrentTCBConst to get the pxCurrentTCB address. */\r
 248         ldr r0, [r1]                    /* The first item in pxCurrentTCB is the task top of stack. */\r
 249         ldmia r0!, {r4-r11}             /* Pop the registers that are not automatically saved on exception entry and the critical nesting count. */\r
 250         msr psp, r0                             /* Restore the task stack pointer. */\r
 251         isb\r
 252         mov r0, #0\r
 253         msr     basepri, r0\r
 254         orr r14, #0xd\r
 255         bx r14\r
 256 }\r
 257 /*-----------------------------------------------------------*/\r
 258 \r
 259 __asm void prvStartFirstTask( void )\r
 260 {\r
 261         PRESERVE8\r
 262 \r
 263         /* Use the NVIC offset register to locate the stack. */\r
 264         ldr r0, =0xE000ED08\r
 265         ldr r0, [r0]\r
 266         ldr r0, [r0]\r
 267         /* Set the msp back to the start of the stack. */\r
 268         msr msp, r0\r
 269         /* Globally enable interrupts. */\r
 270         cpsie i\r
 271         dsb\r
 272         isb\r
 273         /* Call SVC to start the first task. */\r
 274         svc 0\r
 275         nop\r
 276 }\r
 277 /*-----------------------------------------------------------*/\r
 278 \r
 279 /*\r
 280  * See header file for description.\r
 281  */\r
 282 BaseType_t xPortStartScheduler( void )\r
 283 {\r
 284         #if( configASSERT_DEFINED == 1 )\r
 285         {\r
 286                 volatile uint32_t ulOriginalPriority;\r
 287                 volatile uint8_t * const pucFirstUserPriorityRegister = ( uint8_t * ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 288                 volatile uint8_t ucMaxPriorityValue;\r
 289 \r
 290                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 291                 functions can be called.  ISR safe functions are those that end in\r
 292                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 293                 ensure interrupt entry is as fast and simple as possible.\r
 294 \r
 295                 Save the interrupt priority value that is about to be clobbered. */\r
 296                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 297 \r
 298                 /* Determine the number of priority bits available.  First write to all\r
 299                 possible bits. */\r
 300                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 301 \r
 302                 /* Read the value back to see how many bits stuck. */\r
 303                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 304 \r
 305                 /* Use the same mask on the maximum system call priority. */\r
 306                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 307 \r
 308                 /* Calculate the maximum acceptable priority group value for the number\r
 309                 of bits read back. */\r
 310                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 311                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 312                 {\r
 313                         ulMaxPRIGROUPValue--;\r
 314                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 315                 }\r
 316 \r
 317                 /* Shift the priority group value back to its position within the AIRCR\r
 318                 register. */\r
 319                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 320                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 321 \r
 322                 /* Restore the clobbered interrupt priority register to its original\r
 323                 value. */\r
 324                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 325         }\r
 326         #endif /* conifgASSERT_DEFINED */\r
 327 \r
 328         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 329         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 330         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 331 \r
 332         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 333         here already. */\r
 334         vPortSetupTimerInterrupt();\r
 335 \r
 336         /* Initialise the critical nesting count ready for the first task. */\r
 337         uxCriticalNesting = 0;\r
 338 \r
 339         /* Start the first task. */\r
 340         prvStartFirstTask();\r
 341 \r
 342         /* Should not get here! */\r
 343         return 0;\r
 344 }\r
 345 /*-----------------------------------------------------------*/\r
 346 \r
 347 void vPortEndScheduler( void )\r
 348 {\r
 349         /* Not implemented in ports where there is nothing to return to.\r
 350         Artificially force an assert. */\r
 351         configASSERT( uxCriticalNesting == 1000UL );\r
 352 }\r
 353 /*-----------------------------------------------------------*/\r
 354 \r
 355 void vPortYield( void )\r
 356 {\r
 357         /* Set a PendSV to request a context switch. */\r
 358         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 359 \r
 360         /* Barriers are normally not required but do ensure the code is completely\r
 361         within the specified behaviour for the architecture. */\r
 362         __dsb( portSY_FULL_READ_WRITE );\r
 363         __isb( portSY_FULL_READ_WRITE );\r
 364 }\r
 365 /*-----------------------------------------------------------*/\r
 366 \r
 367 void vPortEnterCritical( void )\r
 368 {\r
 369         portDISABLE_INTERRUPTS();\r
 370         uxCriticalNesting++;\r
 371         __dsb( portSY_FULL_READ_WRITE );\r
 372         __isb( portSY_FULL_READ_WRITE );\r
 373 }\r
 374 /*-----------------------------------------------------------*/\r
 375 \r
 376 void vPortExitCritical( void )\r
 377 {\r
 378         configASSERT( uxCriticalNesting );\r
 379         uxCriticalNesting--;\r
 380         if( uxCriticalNesting == 0 )\r
 381         {\r
 382                 portENABLE_INTERRUPTS();\r
 383         }\r
 384 }\r
 385 /*-----------------------------------------------------------*/\r
 386 \r
 387 __asm void xPortPendSVHandler( void )\r
 388 {\r
 389         extern uxCriticalNesting;\r
 390         extern pxCurrentTCB;\r
 391         extern vTaskSwitchContext;\r
 392 \r
 393         PRESERVE8\r
 394 \r
 395         mrs r0, psp\r
 396         isb\r
 397 \r
 398         ldr     r3, =pxCurrentTCB               /* Get the location of the current TCB. */\r
 399         ldr     r2, [r3]\r
 400 \r
 401         stmdb r0!, {r4-r11}                     /* Save the remaining registers. */\r
 402         str r0, [r2]                            /* Save the new top of stack into the first member of the TCB. */\r
 403 \r
 404         stmdb sp!, {r3, r14}\r
 405         mov r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 406         msr basepri, r0\r
 407         bl vTaskSwitchContext\r
 408         mov r0, #0\r
 409         msr basepri, r0\r
 410         ldmia sp!, {r3, r14}\r
 411 \r
 412         ldr r1, [r3]\r
 413         ldr r0, [r1]                            /* The first item in pxCurrentTCB is the task top of stack. */\r
 414         ldmia r0!, {r4-r11}                     /* Pop the registers and the critical nesting count. */\r
 415         msr psp, r0\r
 416         isb\r
 417         bx r14\r
 418         nop\r
 419 }\r
 420 /*-----------------------------------------------------------*/\r
 421 \r
 422 void xPortSysTickHandler( void )\r
 423 {\r
 424         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 425         executes all interrupts must be unmasked.  There is therefore no need to\r
 426         save and then restore the interrupt mask value as its value is already\r
 427         known. */\r
 428         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 429         {\r
 430                 /* Increment the RTOS tick. */\r
 431                 if( xTaskIncrementTick() != pdFALSE )\r
 432                 {\r
 433                         /* A context switch is required.  Context switching is performed in\r
 434                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 435                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 436                 }\r
 437         }\r
 438         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 439 }\r
 440 /*-----------------------------------------------------------*/\r
 441 \r
 442 #if configUSE_TICKLESS_IDLE == 1\r
 443 \r
 444         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 445         {\r
 446         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 447         TickType_t xModifiableIdleTime;\r
 448 \r
 449                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 450                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 451                 {\r
 452                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 453                 }\r
 454 \r
 455                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 456                 is accounted for as best it can be, but using the tickless mode will\r
 457                 inevitably result in some tiny drift of the time maintained by the\r
 458                 kernel with respect to calendar time. */\r
 459                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 460 \r
 461                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 462                 tick periods.  -1 is used because this code will execute part way\r
 463                 through one of the tick periods. */\r
 464                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 465                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 466                 {\r
 467                         ulReloadValue -= ulStoppedTimerCompensation;\r
 468                 }\r
 469 \r
 470                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 471                 method as that will mask interrupts that should exit sleep mode. */\r
 472                 __disable_irq();\r
 473 \r
 474                 /* If a context switch is pending or a task is waiting for the scheduler\r
 475                 to be unsuspended then abandon the low power entry. */\r
 476                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 477                 {\r
 478                         /* Restart from whatever is left in the count register to complete\r
 479                         this tick period. */\r
 480                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 481 \r
 482                         /* Restart SysTick. */\r
 483                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 484 \r
 485                         /* Reset the reload register to the value required for normal tick\r
 486                         periods. */\r
 487                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 488 \r
 489                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 490                         above. */\r
 491                         __enable_irq();\r
 492                 }\r
 493                 else\r
 494                 {\r
 495                         /* Set the new reload value. */\r
 496                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 497 \r
 498                         /* Clear the SysTick count flag and set the count value back to\r
 499                         zero. */\r
 500                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 501 \r
 502                         /* Restart SysTick. */\r
 503                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 504 \r
 505                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 506                         set its parameter to 0 to indicate that its implementation contains\r
 507                         its own wait for interrupt or wait for event instruction, and so wfi\r
 508                         should not be executed again.  However, the original expected idle\r
 509                         time variable must remain unmodified, so a copy is taken. */\r
 510                         xModifiableIdleTime = xExpectedIdleTime;\r
 511                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 512                         if( xModifiableIdleTime > 0 )\r
 513                         {\r
 514                                 __dsb( portSY_FULL_READ_WRITE );\r
 515                                 __wfi();\r
 516                                 __isb( portSY_FULL_READ_WRITE );\r
 517                         }\r
 518                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 519 \r
 520                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 521                         accounted for as best it can be, but using the tickless mode will\r
 522                         inevitably result in some tiny drift of the time maintained by the\r
 523                         kernel with respect to calendar time. */\r
 524                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 525                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 526 \r
 527                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 528                         above. */\r
 529                         __enable_irq();\r
 530 \r
 531                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 532                         {\r
 533                                 uint32_t ulCalculatedLoadValue;\r
 534 \r
 535                                 /* The tick interrupt has already executed, and the SysTick\r
 536                                 count reloaded with ulReloadValue.  Reset the\r
 537                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 538                                 period. */\r
 539                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 540 \r
 541                                 /* Don't allow a tiny value, or values that have somehow\r
 542                                 underflowed because the post sleep hook did something\r
 543                                 that took too long. */\r
 544                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 545                                 {\r
 546                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 547                                 }\r
 548 \r
 549                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 550 \r
 551                                 /* The tick interrupt handler will already have pended the tick\r
 552                                 processing in the kernel.  As the pending tick will be\r
 553                                 processed as soon as this function exits, the tick value\r
 554                                 maintained by the tick is stepped forward by one less than the\r
 555                                 time spent waiting. */\r
 556                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 557                         }\r
 558                         else\r
 559                         {\r
 560                                 /* Something other than the tick interrupt ended the sleep.\r
 561                                 Work out how long the sleep lasted rounded to complete tick\r
 562                                 periods (not the ulReload value which accounted for part\r
 563                                 ticks). */\r
 564                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 565 \r
 566                                 /* How many complete tick periods passed while the processor\r
 567                                 was waiting? */\r
 568                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 569 \r
 570                                 /* The reload value is set to whatever fraction of a single tick\r
 571                                 period remains. */\r
 572                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1 ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 573                         }\r
 574 \r
 575                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 576                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 577                         value.  The critical section is used to ensure the tick interrupt\r
 578                         can only execute once in the case that the reload register is near\r
 579                         zero. */\r
 580                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 581                         portENTER_CRITICAL();\r
 582                         {\r
 583                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 584                                 vTaskStepTick( ulCompleteTickPeriods );\r
 585                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 586                         }\r
 587                         portEXIT_CRITICAL();\r
 588                 }\r
 589         }\r
 590 \r
 591 #endif /* #if configUSE_TICKLESS_IDLE */\r
 592 \r
 593 /*-----------------------------------------------------------*/\r
 594 \r
 595 /*\r
 596  * Setup the SysTick timer to generate the tick interrupts at the required\r
 597  * frequency.\r
 598  */\r
 599 #if configOVERRIDE_DEFAULT_TICK_CONFIGURATION == 0\r
 600 \r
 601         void vPortSetupTimerInterrupt( void )\r
 602         {\r
 603                 /* Calculate the constants required to configure the tick interrupt. */\r
 604                 #if configUSE_TICKLESS_IDLE == 1\r
 605                 {\r
 606                         ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 607                         xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 608                         ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 609                 }\r
 610                 #endif /* configUSE_TICKLESS_IDLE */\r
 611 \r
 612                 /* Configure SysTick to interrupt at the requested rate. */\r
 613                 portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 614                 portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 615         }\r
 616 \r
 617 #endif /* configOVERRIDE_DEFAULT_TICK_CONFIGURATION */\r
 618 /*-----------------------------------------------------------*/\r
 619 \r
 620 __asm uint32_t ulPortSetInterruptMask( void )\r
 621 {\r
 622         PRESERVE8\r
 623 \r
 624         mrs r0, basepri\r
 625         mov r1, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 626         msr basepri, r1\r
 627         bx r14\r
 628 }\r
 629 /*-----------------------------------------------------------*/\r
 630 \r
 631 __asm void vPortClearInterruptMask( uint32_t ulNewMask )\r
 632 {\r
 633         PRESERVE8\r
 634 \r
 635         msr basepri, r0\r
 636         bx r14\r
 637 }\r
 638 /*-----------------------------------------------------------*/\r
 639 \r
 640 __asm uint32_t vPortGetIPSR( void )\r
 641 {\r
 642         PRESERVE8\r
 643 \r
 644         mrs r0, ipsr\r
 645         bx r14\r
 646 }\r
 647 /*-----------------------------------------------------------*/\r
 648 \r
 649 #if( configASSERT_DEFINED == 1 )\r
 650 \r
 651         void vPortValidateInterruptPriority( void )\r
 652         {\r
 653         uint32_t ulCurrentInterrupt;\r
 654         uint8_t ucCurrentPriority;\r
 655 \r
 656                 /* Obtain the number of the currently executing interrupt. */\r
 657                 ulCurrentInterrupt = vPortGetIPSR();\r
 658 \r
 659                 /* Is the interrupt number a user defined interrupt? */\r
 660                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 661                 {\r
 662                         /* Look up the interrupt's priority. */\r
 663                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 664 \r
 665                         /* The following assertion will fail if a service routine (ISR) for\r
 666                         an interrupt that has been assigned a priority above\r
 667                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 668                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 669                         from interrupts that have been assigned a priority at or below\r
 670                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 671 \r
 672                         Numerically low interrupt priority numbers represent logically high\r
 673                         interrupt priorities, therefore the priority of the interrupt must\r
 674                         be set to a value equal to or numerically *higher* than\r
 675                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 676 \r
 677                         Interrupts that use the FreeRTOS API must not be left at their\r
 678                         default priority of     zero as that is the highest possible priority,\r
 679                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 680                         and     therefore also guaranteed to be invalid.\r
 681 \r
 682                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 683                         interrupt entry is as fast and simple as possible.\r
 684 \r
 685                         The following links provide detailed information:\r
 686                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 687                         http://www.freertos.org/FAQHelp.html */\r
 688                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 689                 }\r
 690 \r
 691                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 692                 that define each interrupt's priority to be split between bits that\r
 693                 define the interrupt's pre-emption priority bits and bits that define\r
 694                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 695                 to be pre-emption priority bits.  The following assertion will fail if\r
 696                 this is not the case (if some bits represent a sub-priority).\r
 697 \r
 698                 If the application only uses CMSIS libraries for interrupt\r
 699                 configuration then the correct setting can be achieved on all Cortex-M\r
 700                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 701                 scheduler.  Note however that some vendor specific peripheral libraries\r
 702                 assume a non-zero priority group setting, in which cases using a value\r
 703                 of zero will result in unpredicable behaviour. */\r
 704                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 705         }\r
 706 \r
 707 #endif /* configASSERT_DEFINED */\r
 708 \r
 709 \r