git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CM3/port.c

   1 /*\r
   2     FreeRTOS V7.5.2 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   5 \r
   6     ***************************************************************************\r
   7      *                                                                       *\r
   8      *    FreeRTOS provides completely free yet professionally developed,    *\r
   9      *    robust, strictly quality controlled, supported, and cross          *\r
  10      *    platform software that has become a de facto standard.             *\r
  11      *                                                                       *\r
  12      *    Help yourself get started quickly and support the FreeRTOS         *\r
  13      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  14      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  15      *                                                                       *\r
  16      *    Thank you!                                                         *\r
  17      *                                                                       *\r
  18     ***************************************************************************\r
  19 \r
  20     This file is part of the FreeRTOS distribution.\r
  21 \r
  22     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  23     the terms of the GNU General Public License (version 2) as published by the\r
  24     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  25 \r
  26     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
  27     >>! a combined work that includes FreeRTOS without being obliged to provide\r
  28     >>! the source code for proprietary components outside of the FreeRTOS\r
  29     >>! kernel.\r
  30 \r
  31     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  32     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  33     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  34     link: http://www.freertos.org/a00114.html\r
  35 \r
  36     1 tab == 4 spaces!\r
  37 \r
  38     ***************************************************************************\r
  39      *                                                                       *\r
  40      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  41      *    not run, what could be wrong?"                                     *\r
  42      *                                                                       *\r
  43      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  44      *                                                                       *\r
  45     ***************************************************************************\r
  46 \r
  47     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  48     license and Real Time Engineers Ltd. contact details.\r
  49 \r
  50     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  51     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  52     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  53 \r
  54     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  55     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  56     licenses offer ticketed support, indemnification and middleware.\r
  57 \r
  58     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  59     engineered and independently SIL3 certified version for use in safety and\r
  60     mission critical applications that require provable dependability.\r
  61 \r
  62     1 tab == 4 spaces!\r
  63 */\r
  64 \r
  65 /*-----------------------------------------------------------\r
  66  * Implementation of functions defined in portable.h for the ARM CM3 port.\r
  67  *----------------------------------------------------------*/\r
  68 \r
  69 /* Scheduler includes. */\r
  70 #include "FreeRTOS.h"\r
  71 #include "task.h"\r
  72 \r
  73 #ifndef configKERNEL_INTERRUPT_PRIORITY\r
  74         #define configKERNEL_INTERRUPT_PRIORITY 255\r
  75 #endif\r
  76 \r
  77 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  78         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  79 #endif\r
  80 \r
  81 #ifndef configSYSTICK_CLOCK_HZ\r
  82         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  83 #endif\r
  84 \r
  85 /* The __weak attribute does not work as you might expect with the Keil tools\r
  86 so the configOVERRIDE_DEFAULT_TICK_CONFIGURATION constant must be set to 1 if\r
  87 the application writer wants to provide their own implementation of\r
  88 vPortSetupTimerInterrupt().  Ensure configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
  89 is defined. */\r
  90 #ifndef configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
  91         #define configOVERRIDE_DEFAULT_TICK_CONFIGURATION 0\r
  92 #endif\r
  93 \r
  94 /* Constants required to manipulate the core.  Registers first... */\r
  95 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile unsigned long * ) 0xe000e010 ) )\r
  96 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile unsigned long * ) 0xe000e014 ) )\r
  97 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile unsigned long * ) 0xe000e018 ) )\r
  98 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile unsigned long * ) 0xe000ed20 ) )\r
  99 /* ...then bits in the registers. */\r
 100 #define portNVIC_SYSTICK_CLK_BIT                        ( 1UL << 2UL )\r
 101 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 102 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 103 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 104 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 105 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 106 \r
 107 #define portNVIC_PENDSV_PRI                                     ( ( ( unsigned long ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 108 #define portNVIC_SYSTICK_PRI                            ( ( ( unsigned long ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 109 \r
 110 /* Constants required to check the validity of an interrupt priority. */\r
 111 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 112 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 113 #define portAIRCR_REG                                           ( * ( ( volatile unsigned long * ) 0xE000ED0C ) )\r
 114 #define portMAX_8_BIT_VALUE                                     ( ( unsigned char ) 0xff )\r
 115 #define portTOP_BIT_OF_BYTE                                     ( ( unsigned char ) 0x80 )\r
 116 #define portMAX_PRIGROUP_BITS                           ( ( unsigned char ) 7 )\r
 117 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 118 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 119 \r
 120 /* Constants required to set up the initial stack. */\r
 121 #define portINITIAL_XPSR                        ( 0x01000000 )\r
 122 \r
 123 /* Constants used with memory barrier intrinsics. */\r
 124 #define portSY_FULL_READ_WRITE          ( 15 )\r
 125 \r
 126 /* The systick is a 24-bit counter. */\r
 127 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 128 \r
 129 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 130 occurred while the SysTick counter is stopped during tickless idle\r
 131 calculations. */\r
 132 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 133 \r
 134 /* Each task maintains its own interrupt status in the critical nesting\r
 135 variable. */\r
 136 static unsigned portBASE_TYPE uxCriticalNesting = 0xaaaaaaaa;\r
 137 \r
 138 /*\r
 139  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 140  * file is weak to allow application writers to change the timer used to\r
 141  * generate the tick interrupt.\r
 142  */\r
 143 void vPortSetupTimerInterrupt( void );\r
 144 \r
 145 /*\r
 146  * Exception handlers.\r
 147  */\r
 148 void xPortPendSVHandler( void );\r
 149 void xPortSysTickHandler( void );\r
 150 void vPortSVCHandler( void );\r
 151 \r
 152 /*\r
 153  * Start first task is a separate function so it can be tested in isolation.\r
 154  */\r
 155 static void prvStartFirstTask( void );\r
 156 \r
 157 /*-----------------------------------------------------------*/\r
 158 \r
 159 /*\r
 160  * The number of SysTick increments that make up one tick period.\r
 161  */\r
 162 #if configUSE_TICKLESS_IDLE == 1\r
 163         static unsigned long ulTimerCountsForOneTick = 0;\r
 164 #endif /* configUSE_TICKLESS_IDLE */\r
 165 \r
 166 /*\r
 167  * The maximum number of tick periods that can be suppressed is limited by the\r
 168  * 24 bit resolution of the SysTick timer.\r
 169  */\r
 170 #if configUSE_TICKLESS_IDLE == 1\r
 171         static unsigned long xMaximumPossibleSuppressedTicks = 0;\r
 172 #endif /* configUSE_TICKLESS_IDLE */\r
 173 \r
 174 /*\r
 175  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 176  * power functionality only.\r
 177  */\r
 178 #if configUSE_TICKLESS_IDLE == 1\r
 179         static unsigned long ulStoppedTimerCompensation = 0;\r
 180 #endif /* configUSE_TICKLESS_IDLE */\r
 181 \r
 182 /*\r
 183  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure \r
 184  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 185  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 186  */\r
 187 #if ( configASSERT_DEFINED == 1 )\r
 188          static unsigned char ucMaxSysCallPriority = 0;\r
 189          static unsigned long ulMaxPRIGROUPValue = 0;\r
 190          static const volatile unsigned char * const pcInterruptPriorityRegisters = ( unsigned char * ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 191 #endif /* configASSERT_DEFINED */\r
 192 \r
 193 /*-----------------------------------------------------------*/\r
 194 \r
 195 /*\r
 196  * See header file for description.\r
 197  */\r
 198 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
 199 {\r
 200         /* Simulate the stack frame as it would be created by a context switch\r
 201         interrupt. */\r
 202         pxTopOfStack--; /* Offset added to account for the way the MCU uses the stack on entry/exit of interrupts. */\r
 203         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 204         pxTopOfStack--;\r
 205         *pxTopOfStack = ( portSTACK_TYPE ) pxCode;      /* PC */\r
 206         pxTopOfStack--;\r
 207         *pxTopOfStack = 0;      /* LR */\r
 208         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 209         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters;        /* R0 */\r
 210         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 211 \r
 212         return pxTopOfStack;\r
 213 }\r
 214 /*-----------------------------------------------------------*/\r
 215 \r
 216 __asm void vPortSVCHandler( void )\r
 217 {\r
 218         PRESERVE8\r
 219 \r
 220         ldr     r3, =pxCurrentTCB       /* Restore the context. */\r
 221         ldr r1, [r3]                    /* Use pxCurrentTCBConst to get the pxCurrentTCB address. */\r
 222         ldr r0, [r1]                    /* The first item in pxCurrentTCB is the task top of stack. */\r
 223         ldmia r0!, {r4-r11}             /* Pop the registers that are not automatically saved on exception entry and the critical nesting count. */\r
 224         msr psp, r0                             /* Restore the task stack pointer. */\r
 225         mov r0, #0\r
 226         msr     basepri, r0\r
 227         orr r14, #0xd\r
 228         bx r14\r
 229 }\r
 230 /*-----------------------------------------------------------*/\r
 231 \r
 232 __asm void prvStartFirstTask( void )\r
 233 {\r
 234         PRESERVE8\r
 235 \r
 236         /* Use the NVIC offset register to locate the stack. */\r
 237         ldr r0, =0xE000ED08\r
 238         ldr r0, [r0]\r
 239         ldr r0, [r0]\r
 240         /* Set the msp back to the start of the stack. */\r
 241         msr msp, r0\r
 242         /* Globally enable interrupts. */\r
 243         cpsie i\r
 244         /* Call SVC to start the first task. */\r
 245         svc 0\r
 246         nop\r
 247 }\r
 248 /*-----------------------------------------------------------*/\r
 249 \r
 250 /*\r
 251  * See header file for description.\r
 252  */\r
 253 portBASE_TYPE xPortStartScheduler( void )\r
 254 {\r
 255         #if( configASSERT_DEFINED == 1 )\r
 256         {\r
 257                 volatile unsigned long ulOriginalPriority;\r
 258                 volatile char * const pcFirstUserPriorityRegister = ( char * ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 259                 volatile unsigned char ucMaxPriorityValue;\r
 260 \r
 261                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 262                 functions can be called.  ISR safe functions are those that end in\r
 263                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 264                 ensure interrupt entry is as fast and simple as possible.\r
 265 \r
 266                 Save the interrupt priority value that is about to be clobbered. */\r
 267                 ulOriginalPriority = *pcFirstUserPriorityRegister;\r
 268 \r
 269                 /* Determine the number of priority bits available.  First write to all\r
 270                 possible bits. */\r
 271                 *pcFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 272 \r
 273                 /* Read the value back to see how many bits stuck. */\r
 274                 ucMaxPriorityValue = *pcFirstUserPriorityRegister;\r
 275 \r
 276                 /* Use the same mask on the maximum system call priority. */\r
 277                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 278 \r
 279                 /* Calculate the maximum acceptable priority group value for the number\r
 280                 of bits read back. */\r
 281                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 282                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 283                 {\r
 284                         ulMaxPRIGROUPValue--;\r
 285                         ucMaxPriorityValue <<= ( unsigned char ) 0x01;\r
 286                 }\r
 287 \r
 288                 /* Shift the priority group value back to its position within the AIRCR\r
 289                 register. */\r
 290                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 291                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 292 \r
 293                 /* Restore the clobbered interrupt priority register to its original\r
 294                 value. */\r
 295                 *pcFirstUserPriorityRegister = ulOriginalPriority;\r
 296         }\r
 297         #endif /* conifgASSERT_DEFINED */\r
 298 \r
 299         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 300         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 301         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 302 \r
 303         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 304         here already. */\r
 305         vPortSetupTimerInterrupt();\r
 306 \r
 307         /* Initialise the critical nesting count ready for the first task. */\r
 308         uxCriticalNesting = 0;\r
 309 \r
 310         /* Start the first task. */\r
 311         prvStartFirstTask();\r
 312 \r
 313         /* Should not get here! */\r
 314         return 0;\r
 315 }\r
 316 /*-----------------------------------------------------------*/\r
 317 \r
 318 void vPortEndScheduler( void )\r
 319 {\r
 320         /* It is unlikely that the CM3 port will require this function as there\r
 321         is nothing to return to.  */\r
 322 }\r
 323 /*-----------------------------------------------------------*/\r
 324 \r
 325 void vPortYield( void )\r
 326 {\r
 327         /* Set a PendSV to request a context switch. */\r
 328         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 329 \r
 330         /* Barriers are normally not required but do ensure the code is completely\r
 331         within the specified behaviour for the architecture. */\r
 332         __dsb( portSY_FULL_READ_WRITE );\r
 333         __isb( portSY_FULL_READ_WRITE );\r
 334 }\r
 335 /*-----------------------------------------------------------*/\r
 336 \r
 337 void vPortEnterCritical( void )\r
 338 {\r
 339         portDISABLE_INTERRUPTS();\r
 340         uxCriticalNesting++;\r
 341         __dsb( portSY_FULL_READ_WRITE );\r
 342         __isb( portSY_FULL_READ_WRITE );\r
 343 }\r
 344 /*-----------------------------------------------------------*/\r
 345 \r
 346 void vPortExitCritical( void )\r
 347 {\r
 348         uxCriticalNesting--;\r
 349         if( uxCriticalNesting == 0 )\r
 350         {\r
 351                 portENABLE_INTERRUPTS();\r
 352         }\r
 353 }\r
 354 /*-----------------------------------------------------------*/\r
 355 \r
 356 __asm void xPortPendSVHandler( void )\r
 357 {\r
 358         extern uxCriticalNesting;\r
 359         extern pxCurrentTCB;\r
 360         extern vTaskSwitchContext;\r
 361 \r
 362         PRESERVE8\r
 363 \r
 364         mrs r0, psp\r
 365 \r
 366         ldr     r3, =pxCurrentTCB               /* Get the location of the current TCB. */\r
 367         ldr     r2, [r3]\r
 368 \r
 369         stmdb r0!, {r4-r11}                     /* Save the remaining registers. */\r
 370         str r0, [r2]                            /* Save the new top of stack into the first member of the TCB. */\r
 371 \r
 372         stmdb sp!, {r3, r14}\r
 373         mov r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 374         msr basepri, r0\r
 375         bl vTaskSwitchContext\r
 376         mov r0, #0\r
 377         msr basepri, r0\r
 378         ldmia sp!, {r3, r14}\r
 379 \r
 380         ldr r1, [r3]\r
 381         ldr r0, [r1]                            /* The first item in pxCurrentTCB is the task top of stack. */\r
 382         ldmia r0!, {r4-r11}                     /* Pop the registers and the critical nesting count. */\r
 383         msr psp, r0\r
 384         bx r14\r
 385         nop\r
 386 }\r
 387 /*-----------------------------------------------------------*/\r
 388 \r
 389 void xPortSysTickHandler( void )\r
 390 {\r
 391         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 392         executes all interrupts must be unmasked.  There is therefore no need to\r
 393         save and then restore the interrupt mask value as its value is already\r
 394         known. */\r
 395         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 396         {\r
 397                 /* Increment the RTOS tick. */\r
 398                 if( xTaskIncrementTick() != pdFALSE )\r
 399                 {\r
 400                         /* A context switch is required.  Context switching is performed in\r
 401                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 402                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 403                 }\r
 404         }\r
 405         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 406 }\r
 407 /*-----------------------------------------------------------*/\r
 408 \r
 409 #if configUSE_TICKLESS_IDLE == 1\r
 410 \r
 411         __weak void vPortSuppressTicksAndSleep( portTickType xExpectedIdleTime )\r
 412         {\r
 413         unsigned long ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements;\r
 414         portTickType xModifiableIdleTime;\r
 415 \r
 416                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 417                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 418                 {\r
 419                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 420                 }\r
 421 \r
 422                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 423                 is accounted for as best it can be, but using the tickless mode will\r
 424                 inevitably result in some tiny drift of the time maintained by the\r
 425                 kernel with respect to calendar time. */\r
 426                 portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT;\r
 427 \r
 428                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 429                 tick periods.  -1 is used because this code will execute part way\r
 430                 through one of the tick periods. */\r
 431                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 432                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 433                 {\r
 434                         ulReloadValue -= ulStoppedTimerCompensation;\r
 435                 }\r
 436 \r
 437                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 438                 method as that will mask interrupts that should exit sleep mode. */\r
 439                 __disable_irq();\r
 440 \r
 441                 /* If a context switch is pending or a task is waiting for the scheduler\r
 442                 to be unsuspended then abandon the low power entry. */\r
 443                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 444                 {\r
 445                         /* Restart SysTick. */\r
 446                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 447 \r
 448                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 449                         above. */\r
 450                         __enable_irq();\r
 451                 }\r
 452                 else\r
 453                 {\r
 454                         /* Set the new reload value. */\r
 455                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 456 \r
 457                         /* Clear the SysTick count flag and set the count value back to\r
 458                         zero. */\r
 459                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 460 \r
 461                         /* Restart SysTick. */\r
 462                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 463 \r
 464                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 465                         set its parameter to 0 to indicate that its implementation contains\r
 466                         its own wait for interrupt or wait for event instruction, and so wfi\r
 467                         should not be executed again.  However, the original expected idle\r
 468                         time variable must remain unmodified, so a copy is taken. */\r
 469                         xModifiableIdleTime = xExpectedIdleTime;\r
 470                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 471                         if( xModifiableIdleTime > 0 )\r
 472                         {\r
 473                                 __dsb( portSY_FULL_READ_WRITE );\r
 474                                 __wfi();\r
 475                                 __isb( portSY_FULL_READ_WRITE );\r
 476                         }\r
 477                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 478 \r
 479                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 480                         accounted for as best it can be, but using the tickless mode will\r
 481                         inevitably result in some tiny drift of the time maintained by the\r
 482                         kernel with respect to calendar time. */\r
 483                         portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT;\r
 484 \r
 485                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 486                         above. */\r
 487                         __enable_irq();\r
 488 \r
 489                         if( ( portNVIC_SYSTICK_CTRL_REG & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 490                         {\r
 491                                 /* The tick interrupt has already executed, and the SysTick\r
 492                                 count reloaded with ulReloadValue.  Reset the\r
 493                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 494                                 period. */\r
 495                                 portNVIC_SYSTICK_LOAD_REG = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 496 \r
 497                                 /* The tick interrupt handler will already have pended the tick\r
 498                                 processing in the kernel.  As the pending tick will be\r
 499                                 processed as soon as this function exits, the tick value\r
 500                                 maintained by the tick is stepped forward by one less than the\r
 501                                 time spent waiting. */\r
 502                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 503                         }\r
 504                         else\r
 505                         {\r
 506                                 /* Something other than the tick interrupt ended the sleep.\r
 507                                 Work out how long the sleep lasted rounded to complete tick\r
 508                                 periods (not the ulReload value which accounted for part\r
 509                                 ticks). */\r
 510                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 511 \r
 512                                 /* How many complete tick periods passed while the processor\r
 513                                 was waiting? */\r
 514                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 515 \r
 516                                 /* The reload value is set to whatever fraction of a single tick\r
 517                                 period remains. */\r
 518                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1 ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 519                         }\r
 520 \r
 521                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 522                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 523                         value.  The critical section is used to ensure the tick interrupt\r
 524                         can only execute once in the case that the reload register is near\r
 525                         zero. */\r
 526                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 527                         portENTER_CRITICAL();\r
 528                         {\r
 529                                 portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 530                                 vTaskStepTick( ulCompleteTickPeriods );\r
 531                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 532                         }\r
 533                         portEXIT_CRITICAL();\r
 534                 }\r
 535         }\r
 536 \r
 537 #endif /* #if configUSE_TICKLESS_IDLE */\r
 538 \r
 539 /*-----------------------------------------------------------*/\r
 540 \r
 541 /*\r
 542  * Setup the SysTick timer to generate the tick interrupts at the required\r
 543  * frequency.\r
 544  */\r
 545 #if configOVERRIDE_DEFAULT_TICK_CONFIGURATION == 0\r
 546 \r
 547         void vPortSetupTimerInterrupt( void )\r
 548         {\r
 549                 /* Calculate the constants required to configure the tick interrupt. */\r
 550                 #if configUSE_TICKLESS_IDLE == 1\r
 551                 {\r
 552                         ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 553                         xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 554                         ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 555                 }\r
 556                 #endif /* configUSE_TICKLESS_IDLE */\r
 557 \r
 558                 /* Configure SysTick to interrupt at the requested rate. */\r
 559                 portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;;\r
 560                 portNVIC_SYSTICK_CTRL_REG = portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT;\r
 561         }\r
 562 \r
 563 #endif /* configOVERRIDE_DEFAULT_TICK_CONFIGURATION */\r
 564 /*-----------------------------------------------------------*/\r
 565 \r
 566 __asm unsigned long ulPortSetInterruptMask( void )\r
 567 {\r
 568         PRESERVE8\r
 569 \r
 570         mrs r0, basepri\r
 571         mov r1, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 572         msr basepri, r1\r
 573         bx r14\r
 574 }\r
 575 /*-----------------------------------------------------------*/\r
 576 \r
 577 __asm void vPortClearInterruptMask( unsigned long ulNewMask )\r
 578 {\r
 579         PRESERVE8\r
 580 \r
 581         msr basepri, r0\r
 582         bx r14\r
 583 }\r
 584 /*-----------------------------------------------------------*/\r
 585 \r
 586 __asm unsigned long vPortGetIPSR( void )\r
 587 {\r
 588         PRESERVE8\r
 589         \r
 590         mrs r0, ipsr\r
 591         bx r14\r
 592 }\r
 593 /*-----------------------------------------------------------*/\r
 594 \r
 595 #if( configASSERT_DEFINED == 1 )\r
 596 \r
 597         void vPortValidateInterruptPriority( void )\r
 598         {\r
 599         unsigned long ulCurrentInterrupt;\r
 600         unsigned char ucCurrentPriority;\r
 601 \r
 602                 /* Obtain the number of the currently executing interrupt. */\r
 603                 ulCurrentInterrupt = vPortGetIPSR();\r
 604 \r
 605                 /* Is the interrupt number a user defined interrupt? */\r
 606                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 607                 {\r
 608                         /* Look up the interrupt's priority. */\r
 609                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 610 \r
 611                         /* The following assertion will fail if a service routine (ISR) for\r
 612                         an interrupt that has been assigned a priority above\r
 613                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 614                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 615                         from interrupts that have been assigned a priority at or below\r
 616                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 617 \r
 618                         Numerically low interrupt priority numbers represent logically high\r
 619                         interrupt priorities, therefore the priority of the interrupt must\r
 620                         be set to a value equal to or numerically *higher* than\r
 621                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 622 \r
 623                         Interrupts that use the FreeRTOS API must not be left at their\r
 624                         default priority of     zero as that is the highest possible priority,\r
 625                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 626                         and     therefore also guaranteed to be invalid.\r
 627 \r
 628                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 629                         interrupt entry is as fast and simple as possible.\r
 630 \r
 631                         The following links provide detailed information:\r
 632                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 633                         http://www.freertos.org/FAQHelp.html */\r
 634                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 635                 }\r
 636 \r
 637                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 638                 that define each interrupt's priority to be split between bits that\r
 639                 define the interrupt's pre-emption priority bits and bits that define\r
 640                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 641                 to be pre-emption priority bits.  The following assertion will fail if\r
 642                 this is not the case (if some bits represent a sub-priority).\r
 643 \r
 644                 If the application only uses CMSIS libraries for interrupt\r
 645                 configuration then the correct setting can be achieved on all Cortex-M\r
 646                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 647                 scheduler.  Note however that some vendor specific peripheral libraries\r
 648                 assume a non-zero priority group setting, in which cases using a value\r
 649                 of zero will result in unpredicable behaviour. */\r
 650                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 651         }\r
 652 \r
 653 #endif /* configASSERT_DEFINED */\r
 654 \r
 655 \r