git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CM4F/port.c

   1 /*\r
   2  * FreeRTOS Kernel V10.3.0\r
   3  * Copyright (C) 2020 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software.\r
  14  *\r
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  21  *\r
  22  * http://www.FreeRTOS.org\r
  23  * http://aws.amazon.com/freertos\r
  24  *\r
  25  * 1 tab == 4 spaces!\r
  26  */\r
  27 \r
  28 /*-----------------------------------------------------------\r
  29  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  30  *----------------------------------------------------------*/\r
  31 \r
  32 /* Scheduler includes. */\r
  33 #include "FreeRTOS.h"\r
  34 #include "task.h"\r
  35 \r
  36 #ifndef __TARGET_FPU_VFP\r
  37         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  38 #endif\r
  39 \r
  40 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  41         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  42 #endif\r
  43 \r
  44 #ifndef configSYSTICK_CLOCK_HZ\r
  45         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  46         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  47         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  48 #else\r
  49         /* The way the SysTick is clocked is not modified in case it is not the same\r
  50         as the core. */\r
  51         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  52 #endif\r
  53 \r
  54 /* Legacy macro for backward compatibility only.  This macro used to be used to\r
  55 replace the function that configures the clock used to generate the tick\r
  56 interrupt (prvSetupTimerInterrupt()), but now the function is declared weak so\r
  57 the application writer can override it by simply defining a function of the\r
  58 same name (vApplicationSetupTickInterrupt()). */\r
  59 #ifndef configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
  60         #define configOVERRIDE_DEFAULT_TICK_CONFIGURATION 0\r
  61 #endif\r
  62 \r
  63 /* Constants required to manipulate the core.  Registers first... */\r
  64 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
  65 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
  66 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
  67 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
  68 /* ...then bits in the registers. */\r
  69 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
  70 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
  71 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
  72 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
  73 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
  74 \r
  75 /* Constants used to detect a Cortex-M7 r0p1 core, which should use the ARM_CM7\r
  76 r0p1 port. */\r
  77 #define portCPUID                                                       ( * ( ( volatile uint32_t * ) 0xE000ed00 ) )\r
  78 #define portCORTEX_M7_r0p1_ID                           ( 0x410FC271UL )\r
  79 #define portCORTEX_M7_r0p0_ID                           ( 0x410FC270UL )\r
  80 \r
  81 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
  82 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
  83 \r
  84 /* Constants required to check the validity of an interrupt priority. */\r
  85 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
  86 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
  87 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
  88 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
  89 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
  90 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
  91 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
  92 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
  93 \r
  94 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
  95 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
  96 \r
  97 /* Constants required to manipulate the VFP. */\r
  98 #define portFPCCR                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
  99 #define portASPEN_AND_LSPEN_BITS        ( 0x3UL << 30UL )\r
 100 \r
 101 /* Constants required to set up the initial stack. */\r
 102 #define portINITIAL_XPSR                        ( 0x01000000 )\r
 103 #define portINITIAL_EXC_RETURN          ( 0xfffffffd )\r
 104 \r
 105 /* The systick is a 24-bit counter. */\r
 106 #define portMAX_24_BIT_NUMBER           ( 0xffffffUL )\r
 107 \r
 108 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 109 occurred while the SysTick counter is stopped during tickless idle\r
 110 calculations. */\r
 111 #define portMISSED_COUNTS_FACTOR        ( 45UL )\r
 112 \r
 113 /* For strict compliance with the Cortex-M spec the task start address should\r
 114 have bit-0 clear, as it is loaded into the PC on exit from an ISR. */\r
 115 #define portSTART_ADDRESS_MASK          ( ( StackType_t ) 0xfffffffeUL )\r
 116 \r
 117 /*\r
 118  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 119  * file is weak to allow application writers to change the timer used to\r
 120  * generate the tick interrupt.\r
 121  */\r
 122 void vPortSetupTimerInterrupt( void );\r
 123 \r
 124 /*\r
 125  * Exception handlers.\r
 126  */\r
 127 void xPortPendSVHandler( void );\r
 128 void xPortSysTickHandler( void );\r
 129 void vPortSVCHandler( void );\r
 130 \r
 131 /*\r
 132  * Start first task is a separate function so it can be tested in isolation.\r
 133  */\r
 134 static void prvStartFirstTask( void );\r
 135 \r
 136 /*\r
 137  * Functions defined in portasm.s to enable the VFP.\r
 138  */\r
 139 static void prvEnableVFP( void );\r
 140 \r
 141 /*\r
 142  * Used to catch tasks that attempt to return from their implementing function.\r
 143  */\r
 144 static void prvTaskExitError( void );\r
 145 \r
 146 /*-----------------------------------------------------------*/\r
 147 \r
 148 /* Each task maintains its own interrupt status in the critical nesting\r
 149 variable. */\r
 150 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 151 \r
 152 /*\r
 153  * The number of SysTick increments that make up one tick period.\r
 154  */\r
 155 #if( configUSE_TICKLESS_IDLE == 1 )\r
 156         static uint32_t ulTimerCountsForOneTick = 0;\r
 157 #endif /* configUSE_TICKLESS_IDLE */\r
 158 \r
 159 /*\r
 160  * The maximum number of tick periods that can be suppressed is limited by the\r
 161  * 24 bit resolution of the SysTick timer.\r
 162  */\r
 163 #if( configUSE_TICKLESS_IDLE == 1 )\r
 164         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 165 #endif /* configUSE_TICKLESS_IDLE */\r
 166 \r
 167 /*\r
 168  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 169  * power functionality only.\r
 170  */\r
 171 #if( configUSE_TICKLESS_IDLE == 1 )\r
 172         static uint32_t ulStoppedTimerCompensation = 0;\r
 173 #endif /* configUSE_TICKLESS_IDLE */\r
 174 \r
 175 /*\r
 176  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 177  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 178  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 179  */\r
 180 #if ( configASSERT_DEFINED == 1 )\r
 181          static uint8_t ucMaxSysCallPriority = 0;\r
 182          static uint32_t ulMaxPRIGROUPValue = 0;\r
 183          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( uint8_t * ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 184 #endif /* configASSERT_DEFINED */\r
 185 \r
 186 /*-----------------------------------------------------------*/\r
 187 \r
 188 /*\r
 189  * See header file for description.\r
 190  */\r
 191 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 192 {\r
 193         /* Simulate the stack frame as it would be created by a context switch\r
 194         interrupt. */\r
 195 \r
 196         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 197         of interrupts, and to ensure alignment. */\r
 198         pxTopOfStack--;\r
 199 \r
 200         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 201         pxTopOfStack--;\r
 202         *pxTopOfStack = ( ( StackType_t ) pxCode ) & portSTART_ADDRESS_MASK;    /* PC */\r
 203         pxTopOfStack--;\r
 204         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 205 \r
 206         /* Save code space by skipping register initialisation. */\r
 207         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 208         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 209 \r
 210         /* A save method is being used that requires each task to maintain its\r
 211         own exec return value. */\r
 212         pxTopOfStack--;\r
 213         *pxTopOfStack = portINITIAL_EXC_RETURN;\r
 214 \r
 215         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 216 \r
 217         return pxTopOfStack;\r
 218 }\r
 219 /*-----------------------------------------------------------*/\r
 220 \r
 221 static void prvTaskExitError( void )\r
 222 {\r
 223         /* A function that implements a task must not exit or attempt to return to\r
 224         its caller as there is nothing to return to.  If a task wants to exit it\r
 225         should instead call vTaskDelete( NULL ).\r
 226 \r
 227         Artificially force an assert() to be triggered if configASSERT() is\r
 228         defined, then stop here so application writers can catch the error. */\r
 229         configASSERT( uxCriticalNesting == ~0UL );\r
 230         portDISABLE_INTERRUPTS();\r
 231         for( ;; );\r
 232 }\r
 233 /*-----------------------------------------------------------*/\r
 234 \r
 235 __asm void vPortSVCHandler( void )\r
 236 {\r
 237         PRESERVE8\r
 238 \r
 239         /* Get the location of the current TCB. */\r
 240         ldr     r3, =pxCurrentTCB\r
 241         ldr r1, [r3]\r
 242         ldr r0, [r1]\r
 243         /* Pop the core registers. */\r
 244         ldmia r0!, {r4-r11, r14}\r
 245         msr psp, r0\r
 246         isb\r
 247         mov r0, #0\r
 248         msr     basepri, r0\r
 249         bx r14\r
 250 }\r
 251 /*-----------------------------------------------------------*/\r
 252 \r
 253 __asm void prvStartFirstTask( void )\r
 254 {\r
 255         PRESERVE8\r
 256 \r
 257         /* Use the NVIC offset register to locate the stack. */\r
 258         ldr r0, =0xE000ED08\r
 259         ldr r0, [r0]\r
 260         ldr r0, [r0]\r
 261         /* Set the msp back to the start of the stack. */\r
 262         msr msp, r0\r
 263         /* Clear the bit that indicates the FPU is in use in case the FPU was used\r
 264         before the scheduler was started - which would otherwise result in the\r
 265         unnecessary leaving of space in the SVC stack for lazy saving of FPU\r
 266         registers. */\r
 267         mov r0, #0\r
 268         msr control, r0\r
 269         /* Globally enable interrupts. */\r
 270         cpsie i\r
 271         cpsie f\r
 272         dsb\r
 273         isb\r
 274         /* Call SVC to start the first task. */\r
 275         svc 0\r
 276         nop\r
 277         nop\r
 278 }\r
 279 /*-----------------------------------------------------------*/\r
 280 \r
 281 __asm void prvEnableVFP( void )\r
 282 {\r
 283         PRESERVE8\r
 284 \r
 285         /* The FPU enable bits are in the CPACR. */\r
 286         ldr.w r0, =0xE000ED88\r
 287         ldr     r1, [r0]\r
 288 \r
 289         /* Enable CP10 and CP11 coprocessors, then save back. */\r
 290         orr     r1, r1, #( 0xf << 20 )\r
 291         str r1, [r0]\r
 292         bx      r14\r
 293         nop\r
 294 }\r
 295 /*-----------------------------------------------------------*/\r
 296 \r
 297 /*\r
 298  * See header file for description.\r
 299  */\r
 300 BaseType_t xPortStartScheduler( void )\r
 301 {\r
 302         /* configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.\r
 303         See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html */\r
 304         configASSERT( configMAX_SYSCALL_INTERRUPT_PRIORITY );\r
 305 \r
 306         /* This port can be used on all revisions of the Cortex-M7 core other than\r
 307         the r0p1 parts.  r0p1 parts should use the port from the\r
 308         /source/portable/GCC/ARM_CM7/r0p1 directory. */\r
 309         configASSERT( portCPUID != portCORTEX_M7_r0p1_ID );\r
 310         configASSERT( portCPUID != portCORTEX_M7_r0p0_ID );\r
 311 \r
 312         #if( configASSERT_DEFINED == 1 )\r
 313         {\r
 314                 volatile uint32_t ulOriginalPriority;\r
 315                 volatile uint8_t * const pucFirstUserPriorityRegister = ( uint8_t * ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 316                 volatile uint8_t ucMaxPriorityValue;\r
 317 \r
 318                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 319                 functions can be called.  ISR safe functions are those that end in\r
 320                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 321                 ensure interrupt entry is as fast and simple as possible.\r
 322 \r
 323                 Save the interrupt priority value that is about to be clobbered. */\r
 324                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 325 \r
 326                 /* Determine the number of priority bits available.  First write to all\r
 327                 possible bits. */\r
 328                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 329 \r
 330                 /* Read the value back to see how many bits stuck. */\r
 331                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 332 \r
 333                 /* The kernel interrupt priority should be set to the lowest\r
 334                 priority. */\r
 335                 configASSERT( ucMaxPriorityValue == ( configKERNEL_INTERRUPT_PRIORITY & ucMaxPriorityValue ) );\r
 336 \r
 337                 /* Use the same mask on the maximum system call priority. */\r
 338                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 339 \r
 340                 /* Calculate the maximum acceptable priority group value for the number\r
 341                 of bits read back. */\r
 342                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 343                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 344                 {\r
 345                         ulMaxPRIGROUPValue--;\r
 346                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 347                 }\r
 348 \r
 349                 #ifdef __NVIC_PRIO_BITS\r
 350                 {\r
 351                         /* Check the CMSIS configuration that defines the number of\r
 352                         priority bits matches the number of priority bits actually queried\r
 353                         from the hardware. */\r
 354                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == __NVIC_PRIO_BITS );\r
 355                 }\r
 356                 #endif\r
 357 \r
 358                 #ifdef configPRIO_BITS\r
 359                 {\r
 360                         /* Check the FreeRTOS configuration that defines the number of\r
 361                         priority bits matches the number of priority bits actually queried\r
 362                         from the hardware. */\r
 363                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == configPRIO_BITS );\r
 364                 }\r
 365                 #endif\r
 366 \r
 367                 /* Shift the priority group value back to its position within the AIRCR\r
 368                 register. */\r
 369                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 370                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 371 \r
 372                 /* Restore the clobbered interrupt priority register to its original\r
 373                 value. */\r
 374                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 375         }\r
 376         #endif /* conifgASSERT_DEFINED */\r
 377 \r
 378         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 379         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 380         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 381 \r
 382         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 383         here already. */\r
 384         vPortSetupTimerInterrupt();\r
 385 \r
 386         /* Initialise the critical nesting count ready for the first task. */\r
 387         uxCriticalNesting = 0;\r
 388 \r
 389         /* Ensure the VFP is enabled - it should be anyway. */\r
 390         prvEnableVFP();\r
 391 \r
 392         /* Lazy save always. */\r
 393         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 394 \r
 395         /* Start the first task. */\r
 396         prvStartFirstTask();\r
 397 \r
 398         /* Should not get here! */\r
 399         return 0;\r
 400 }\r
 401 /*-----------------------------------------------------------*/\r
 402 \r
 403 void vPortEndScheduler( void )\r
 404 {\r
 405         /* Not implemented in ports where there is nothing to return to.\r
 406         Artificially force an assert. */\r
 407         configASSERT( uxCriticalNesting == 1000UL );\r
 408 }\r
 409 /*-----------------------------------------------------------*/\r
 410 \r
 411 void vPortEnterCritical( void )\r
 412 {\r
 413         portDISABLE_INTERRUPTS();\r
 414         uxCriticalNesting++;\r
 415 \r
 416         /* This is not the interrupt safe version of the enter critical function so\r
 417         assert() if it is being called from an interrupt context.  Only API\r
 418         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 419         the critical nesting count is 1 to protect against recursive calls if the\r
 420         assert function also uses a critical section. */\r
 421         if( uxCriticalNesting == 1 )\r
 422         {\r
 423                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 424         }\r
 425 }\r
 426 /*-----------------------------------------------------------*/\r
 427 \r
 428 void vPortExitCritical( void )\r
 429 {\r
 430         configASSERT( uxCriticalNesting );\r
 431         uxCriticalNesting--;\r
 432         if( uxCriticalNesting == 0 )\r
 433         {\r
 434                 portENABLE_INTERRUPTS();\r
 435         }\r
 436 }\r
 437 /*-----------------------------------------------------------*/\r
 438 \r
 439 __asm void xPortPendSVHandler( void )\r
 440 {\r
 441         extern uxCriticalNesting;\r
 442         extern pxCurrentTCB;\r
 443         extern vTaskSwitchContext;\r
 444 \r
 445         PRESERVE8\r
 446 \r
 447         mrs r0, psp\r
 448         isb\r
 449         /* Get the location of the current TCB. */\r
 450         ldr     r3, =pxCurrentTCB\r
 451         ldr     r2, [r3]\r
 452 \r
 453         /* Is the task using the FPU context?  If so, push high vfp registers. */\r
 454         tst r14, #0x10\r
 455         it eq\r
 456         vstmdbeq r0!, {s16-s31}\r
 457 \r
 458         /* Save the core registers. */\r
 459         stmdb r0!, {r4-r11, r14}\r
 460 \r
 461         /* Save the new top of stack into the first member of the TCB. */\r
 462         str r0, [r2]\r
 463 \r
 464         stmdb sp!, {r0, r3}\r
 465         mov r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 466         msr basepri, r0\r
 467         dsb\r
 468         isb\r
 469         bl vTaskSwitchContext\r
 470         mov r0, #0\r
 471         msr basepri, r0\r
 472         ldmia sp!, {r0, r3}\r
 473 \r
 474         /* The first item in pxCurrentTCB is the task top of stack. */\r
 475         ldr r1, [r3]\r
 476         ldr r0, [r1]\r
 477 \r
 478         /* Pop the core registers. */\r
 479         ldmia r0!, {r4-r11, r14}\r
 480 \r
 481         /* Is the task using the FPU context?  If so, pop the high vfp registers\r
 482         too. */\r
 483         tst r14, #0x10\r
 484         it eq\r
 485         vldmiaeq r0!, {s16-s31}\r
 486 \r
 487         msr psp, r0\r
 488         isb\r
 489         #ifdef WORKAROUND_PMU_CM001 /* XMC4000 specific errata */\r
 490                 #if WORKAROUND_PMU_CM001 == 1\r
 491                         push { r14 }\r
 492                         pop { pc }\r
 493                         nop\r
 494                 #endif\r
 495         #endif\r
 496 \r
 497         bx r14\r
 498 }\r
 499 /*-----------------------------------------------------------*/\r
 500 \r
 501 void xPortSysTickHandler( void )\r
 502 {\r
 503         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 504         executes all interrupts must be unmasked.  There is therefore no need to\r
 505         save and then restore the interrupt mask value as its value is already\r
 506         known - therefore the slightly faster vPortRaiseBASEPRI() function is used\r
 507         in place of portSET_INTERRUPT_MASK_FROM_ISR(). */\r
 508         vPortRaiseBASEPRI();\r
 509         {\r
 510                 /* Increment the RTOS tick. */\r
 511                 if( xTaskIncrementTick() != pdFALSE )\r
 512                 {\r
 513                         /* A context switch is required.  Context switching is performed in\r
 514                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 515                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 516                 }\r
 517         }\r
 518         vPortClearBASEPRIFromISR();\r
 519 }\r
 520 /*-----------------------------------------------------------*/\r
 521 \r
 522 #if( configUSE_TICKLESS_IDLE == 1 )\r
 523 \r
 524         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 525         {\r
 526         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements;\r
 527         TickType_t xModifiableIdleTime;\r
 528 \r
 529                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 530                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 531                 {\r
 532                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 533                 }\r
 534 \r
 535                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 536                 is accounted for as best it can be, but using the tickless mode will\r
 537                 inevitably result in some tiny drift of the time maintained by the\r
 538                 kernel with respect to calendar time. */\r
 539                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 540 \r
 541                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 542                 tick periods.  -1 is used because this code will execute part way\r
 543                 through one of the tick periods. */\r
 544                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 545                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 546                 {\r
 547                         ulReloadValue -= ulStoppedTimerCompensation;\r
 548                 }\r
 549 \r
 550                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 551                 method as that will mask interrupts that should exit sleep mode. */\r
 552                 __disable_irq();\r
 553                 __dsb( portSY_FULL_READ_WRITE );\r
 554                 __isb( portSY_FULL_READ_WRITE );\r
 555 \r
 556                 /* If a context switch is pending or a task is waiting for the scheduler\r
 557                 to be unsuspended then abandon the low power entry. */\r
 558                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 559                 {\r
 560                         /* Restart from whatever is left in the count register to complete\r
 561                         this tick period. */\r
 562                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 563 \r
 564                         /* Restart SysTick. */\r
 565                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 566 \r
 567                         /* Reset the reload register to the value required for normal tick\r
 568                         periods. */\r
 569                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 570 \r
 571                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 572                         above. */\r
 573                         __enable_irq();\r
 574                 }\r
 575                 else\r
 576                 {\r
 577                         /* Set the new reload value. */\r
 578                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 579 \r
 580                         /* Clear the SysTick count flag and set the count value back to\r
 581                         zero. */\r
 582                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 583 \r
 584                         /* Restart SysTick. */\r
 585                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 586 \r
 587                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 588                         set its parameter to 0 to indicate that its implementation contains\r
 589                         its own wait for interrupt or wait for event instruction, and so wfi\r
 590                         should not be executed again.  However, the original expected idle\r
 591                         time variable must remain unmodified, so a copy is taken. */\r
 592                         xModifiableIdleTime = xExpectedIdleTime;\r
 593                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 594                         if( xModifiableIdleTime > 0 )\r
 595                         {\r
 596                                 __dsb( portSY_FULL_READ_WRITE );\r
 597                                 __wfi();\r
 598                                 __isb( portSY_FULL_READ_WRITE );\r
 599                         }\r
 600                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 601 \r
 602                         /* Re-enable interrupts to allow the interrupt that brought the MCU\r
 603                         out of sleep mode to execute immediately.  see comments above\r
 604                         __disable_interrupt() call above. */\r
 605                         __enable_irq();\r
 606                         __dsb( portSY_FULL_READ_WRITE );\r
 607                         __isb( portSY_FULL_READ_WRITE );\r
 608 \r
 609                         /* Disable interrupts again because the clock is about to be stopped\r
 610                         and interrupts that execute while the clock is stopped will increase\r
 611                         any slippage between the time maintained by the RTOS and calendar\r
 612                         time. */\r
 613                         __disable_irq();\r
 614                         __dsb( portSY_FULL_READ_WRITE );\r
 615                         __isb( portSY_FULL_READ_WRITE );\r
 616 \r
 617                         /* Disable the SysTick clock without reading the\r
 618                         portNVIC_SYSTICK_CTRL_REG register to ensure the\r
 619                         portNVIC_SYSTICK_COUNT_FLAG_BIT is not cleared if it is set.  Again,\r
 620                         the time the SysTick is stopped for is accounted for as best it can\r
 621                         be, but using the tickless mode will inevitably result in some tiny\r
 622                         drift of the time maintained by the kernel with respect to calendar\r
 623                         time*/\r
 624                         portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT );\r
 625 \r
 626                         /* Determine if the SysTick clock has already counted to zero and\r
 627                         been set back to the current reload value (the reload back being\r
 628                         correct for the entire expected idle time) or if the SysTick is yet\r
 629                         to count to zero (in which case an interrupt other than the SysTick\r
 630                         must have brought the system out of sleep mode). */\r
 631                         if( ( portNVIC_SYSTICK_CTRL_REG & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 632                         {\r
 633                                 uint32_t ulCalculatedLoadValue;\r
 634 \r
 635                                 /* The tick interrupt is already pending, and the SysTick count\r
 636                                 reloaded with ulReloadValue.  Reset the\r
 637                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 638                                 period. */\r
 639                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 640 \r
 641                                 /* Don't allow a tiny value, or values that have somehow\r
 642                                 underflowed because the post sleep hook did something\r
 643                                 that took too long. */\r
 644                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 645                                 {\r
 646                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 647                                 }\r
 648 \r
 649                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 650 \r
 651                                 /* As the pending tick will be processed as soon as this\r
 652                                 function exits, the tick value maintained by the tick is stepped\r
 653                                 forward by one less than the time spent waiting. */\r
 654                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 655                         }\r
 656                         else\r
 657                         {\r
 658                                 /* Something other than the tick interrupt ended the sleep.\r
 659                                 Work out how long the sleep lasted rounded to complete tick\r
 660                                 periods (not the ulReload value which accounted for part\r
 661                                 ticks). */\r
 662                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 663 \r
 664                                 /* How many complete tick periods passed while the processor\r
 665                                 was waiting? */\r
 666                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 667 \r
 668                                 /* The reload value is set to whatever fraction of a single tick\r
 669                                 period remains. */\r
 670                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 671                         }\r
 672 \r
 673                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 674                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 675                         value. */\r
 676                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 677                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 678                         vTaskStepTick( ulCompleteTickPeriods );\r
 679                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 680 \r
 681                         /* Exit with interrupts enabled. */\r
 682                         __enable_irq();\r
 683                 }\r
 684         }\r
 685 \r
 686 #endif /* #if configUSE_TICKLESS_IDLE */\r
 687 \r
 688 /*-----------------------------------------------------------*/\r
 689 \r
 690 /*\r
 691  * Setup the SysTick timer to generate the tick interrupts at the required\r
 692  * frequency.\r
 693  */\r
 694 #if( configOVERRIDE_DEFAULT_TICK_CONFIGURATION == 0 )\r
 695 \r
 696         __weak void vPortSetupTimerInterrupt( void )\r
 697         {\r
 698                 /* Calculate the constants required to configure the tick interrupt. */\r
 699                 #if( configUSE_TICKLESS_IDLE == 1 )\r
 700                 {\r
 701                         ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 702                         xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 703                         ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 704                 }\r
 705                 #endif /* configUSE_TICKLESS_IDLE */\r
 706 \r
 707                 /* Stop and clear the SysTick. */\r
 708                 portNVIC_SYSTICK_CTRL_REG = 0UL;\r
 709                 portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 710 \r
 711                 /* Configure SysTick to interrupt at the requested rate. */\r
 712                 portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 713                 portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 714         }\r
 715 \r
 716 #endif /* configOVERRIDE_DEFAULT_TICK_CONFIGURATION */\r
 717 /*-----------------------------------------------------------*/\r
 718 \r
 719 __asm uint32_t vPortGetIPSR( void )\r
 720 {\r
 721         PRESERVE8\r
 722 \r
 723         mrs r0, ipsr\r
 724         bx r14\r
 725 }\r
 726 /*-----------------------------------------------------------*/\r
 727 \r
 728 #if( configASSERT_DEFINED == 1 )\r
 729 \r
 730         void vPortValidateInterruptPriority( void )\r
 731         {\r
 732         uint32_t ulCurrentInterrupt;\r
 733         uint8_t ucCurrentPriority;\r
 734 \r
 735                 /* Obtain the number of the currently executing interrupt. */\r
 736                 ulCurrentInterrupt = vPortGetIPSR();\r
 737 \r
 738                 /* Is the interrupt number a user defined interrupt? */\r
 739                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 740                 {\r
 741                         /* Look up the interrupt's priority. */\r
 742                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 743 \r
 744                         /* The following assertion will fail if a service routine (ISR) for\r
 745                         an interrupt that has been assigned a priority above\r
 746                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 747                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 748                         from interrupts that have been assigned a priority at or below\r
 749                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 750 \r
 751                         Numerically low interrupt priority numbers represent logically high\r
 752                         interrupt priorities, therefore the priority of the interrupt must\r
 753                         be set to a value equal to or numerically *higher* than\r
 754                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 755 \r
 756                         Interrupts that use the FreeRTOS API must not be left at their\r
 757                         default priority of     zero as that is the highest possible priority,\r
 758                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 759                         and     therefore also guaranteed to be invalid.\r
 760 \r
 761                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 762                         interrupt entry is as fast and simple as possible.\r
 763 \r
 764                         The following links provide detailed information:\r
 765                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 766                         http://www.freertos.org/FAQHelp.html */\r
 767                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 768                 }\r
 769 \r
 770                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 771                 that define each interrupt's priority to be split between bits that\r
 772                 define the interrupt's pre-emption priority bits and bits that define\r
 773                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 774                 to be pre-emption priority bits.  The following assertion will fail if\r
 775                 this is not the case (if some bits represent a sub-priority).\r
 776 \r
 777                 If the application only uses CMSIS libraries for interrupt\r
 778                 configuration then the correct setting can be achieved on all Cortex-M\r
 779                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 780                 scheduler.  Note however that some vendor specific peripheral libraries\r
 781                 assume a non-zero priority group setting, in which cases using a value\r
 782                 of zero will result in unpredictable behaviour. */\r
 783                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 784         }\r
 785 \r
 786 #endif /* configASSERT_DEFINED */\r
 787 \r
 788 \r