git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CM4F/port.c

   1 /*\r
   2     FreeRTOS V8.2.0rc1 - Copyright (C) 2014 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  12 \r
  13     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  14     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  15     >>!   obliged to provide the source code for proprietary components     !<<\r
  16     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  17 \r
  18     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  19     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  20     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  21     link: http://www.freertos.org/a00114.html\r
  22 \r
  23     1 tab == 4 spaces!\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  28      *    not run, what could be wrong?".  Have you defined configASSERT()?  *\r
  29      *                                                                       *\r
  30      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  31      *                                                                       *\r
  32     ***************************************************************************\r
  33 \r
  34     ***************************************************************************\r
  35      *                                                                       *\r
  36      *    FreeRTOS provides completely free yet professionally developed,    *\r
  37      *    robust, strictly quality controlled, supported, and cross          *\r
  38      *    platform software that is more than just the market leader, it     *\r
  39      *    is the industry's de facto standard.                               *\r
  40      *                                                                       *\r
  41      *    Help yourself get started quickly while simultaneously helping     *\r
  42      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  43      *    tutorial book, reference manual, or both:                          *\r
  44      *    http://www.FreeRTOS.org/Documentation                              *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     ***************************************************************************\r
  49      *                                                                       *\r
  50      *   Investing in training allows your team to be as productive as       *\r
  51      *   possible as early as possible, lowering your overall development    *\r
  52      *   cost, and enabling you to bring a more robust product to market     *\r
  53      *   earlier than would otherwise be possible.  Richard Barry is both    *\r
  54      *   the architect and key author of FreeRTOS, and so also the world's   *\r
  55      *   leading authority on what is the world's most popular real time     *\r
  56      *   kernel for deeply embedded MCU designs.  Obtaining your training    *\r
  57      *   from Richard ensures your team will gain directly from his in-depth *\r
  58      *   product knowledge and years of usage experience.  Contact Real Time *\r
  59      *   Engineers Ltd to enquire about the FreeRTOS Masterclass, presented  *\r
  60      *   by Richard Barry:  http://www.FreeRTOS.org/contact\r
  61      *                                                                       *\r
  62     ***************************************************************************\r
  63 \r
  64     ***************************************************************************\r
  65      *                                                                       *\r
  66      *    You are receiving this top quality software for free.  Please play *\r
  67      *    fair and reciprocate by reporting any suspected issues and         *\r
  68      *    participating in the community forum:                              *\r
  69      *    http://www.FreeRTOS.org/support                                    *\r
  70      *                                                                       *\r
  71      *    Thank you!                                                         *\r
  72      *                                                                       *\r
  73     ***************************************************************************\r
  74 \r
  75     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  76     license and Real Time Engineers Ltd. contact details.\r
  77 \r
  78     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  79     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  80     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  81 \r
  82     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  83     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  84 \r
  85     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  86     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  87     licenses offer ticketed support, indemnification and commercial middleware.\r
  88 \r
  89     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  90     engineered and independently SIL3 certified version for use in safety and\r
  91     mission critical applications that require provable dependability.\r
  92 \r
  93     1 tab == 4 spaces!\r
  94 */\r
  95 \r
  96 /*-----------------------------------------------------------\r
  97  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  98  *----------------------------------------------------------*/\r
  99 \r
 100 /* Scheduler includes. */\r
 101 #include "FreeRTOS.h"\r
 102 #include "task.h"\r
 103 \r
 104 #ifndef __TARGET_FPU_VFP\r
 105         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
 106 #endif\r
 107 \r
 108 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
 109         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
 110 #endif\r
 111 \r
 112 #ifndef configSYSTICK_CLOCK_HZ\r
 113         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
 114         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
 115         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
 116 #else\r
 117         /* The way the SysTick is clocked is not modified in case it is not the same\r
 118         as the core. */\r
 119         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
 120 #endif\r
 121 \r
 122 /* The __weak attribute does not work as you might expect with the Keil tools\r
 123 so the configOVERRIDE_DEFAULT_TICK_CONFIGURATION constant must be set to 1 if\r
 124 the application writer wants to provide their own implementation of\r
 125 vPortSetupTimerInterrupt().  Ensure configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 126 is defined. */\r
 127 #ifndef configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 128         #define configOVERRIDE_DEFAULT_TICK_CONFIGURATION 0\r
 129 #endif\r
 130 \r
 131 /* Constants required to manipulate the core.  Registers first... */\r
 132 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
 133 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
 134 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
 135 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 136 /* ...then bits in the registers. */\r
 137 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 138 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 139 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 140 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 141 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 142 \r
 143 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 144 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 145 \r
 146 /* Constants required to check the validity of an interrupt priority. */\r
 147 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 148 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 149 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 150 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 151 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 152 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 153 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 154 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 155 \r
 156 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 157 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 158 \r
 159 /* Constants required to manipulate the VFP. */\r
 160 #define portFPCCR                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
 161 #define portASPEN_AND_LSPEN_BITS        ( 0x3UL << 30UL )\r
 162 \r
 163 /* Constants required to set up the initial stack. */\r
 164 #define portINITIAL_XPSR                        ( 0x01000000 )\r
 165 #define portINITIAL_EXEC_RETURN         ( 0xfffffffd )\r
 166 \r
 167 /* The systick is a 24-bit counter. */\r
 168 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 169 \r
 170 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 171 occurred while the SysTick counter is stopped during tickless idle\r
 172 calculations. */\r
 173 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 174 \r
 175 /* Each task maintains its own interrupt status in the critical nesting\r
 176 variable. */\r
 177 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 178 \r
 179 /*\r
 180  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 181  * file is weak to allow application writers to change the timer used to\r
 182  * generate the tick interrupt.\r
 183  */\r
 184 void vPortSetupTimerInterrupt( void );\r
 185 \r
 186 /*\r
 187  * Exception handlers.\r
 188  */\r
 189 void xPortPendSVHandler( void );\r
 190 void xPortSysTickHandler( void );\r
 191 void vPortSVCHandler( void );\r
 192 \r
 193 /*\r
 194  * Start first task is a separate function so it can be tested in isolation.\r
 195  */\r
 196 static void prvStartFirstTask( void );\r
 197 \r
 198 /*\r
 199  * Functions defined in portasm.s to enable the VFP.\r
 200  */\r
 201 static void prvEnableVFP( void );\r
 202 \r
 203 /*\r
 204  * Used to catch tasks that attempt to return from their implementing function.\r
 205  */\r
 206 static void prvTaskExitError( void );\r
 207 \r
 208 /*-----------------------------------------------------------*/\r
 209 \r
 210 /*\r
 211  * The number of SysTick increments that make up one tick period.\r
 212  */\r
 213 #if configUSE_TICKLESS_IDLE == 1\r
 214         static uint32_t ulTimerCountsForOneTick = 0;\r
 215 #endif /* configUSE_TICKLESS_IDLE */\r
 216 \r
 217 /*\r
 218  * The maximum number of tick periods that can be suppressed is limited by the\r
 219  * 24 bit resolution of the SysTick timer.\r
 220  */\r
 221 #if configUSE_TICKLESS_IDLE == 1\r
 222         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 223 #endif /* configUSE_TICKLESS_IDLE */\r
 224 \r
 225 /*\r
 226  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 227  * power functionality only.\r
 228  */\r
 229 #if configUSE_TICKLESS_IDLE == 1\r
 230         static uint32_t ulStoppedTimerCompensation = 0;\r
 231 #endif /* configUSE_TICKLESS_IDLE */\r
 232 \r
 233 /*\r
 234  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 235  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 236  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 237  */\r
 238 #if ( configASSERT_DEFINED == 1 )\r
 239          static uint8_t ucMaxSysCallPriority = 0;\r
 240          static uint32_t ulMaxPRIGROUPValue = 0;\r
 241          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( uint8_t * ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 242 #endif /* configASSERT_DEFINED */\r
 243 \r
 244 /*-----------------------------------------------------------*/\r
 245 \r
 246 /*\r
 247  * See header file for description.\r
 248  */\r
 249 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 250 {\r
 251         /* Simulate the stack frame as it would be created by a context switch\r
 252         interrupt. */\r
 253 \r
 254         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 255         of interrupts, and to ensure alignment. */\r
 256         pxTopOfStack--;\r
 257 \r
 258         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 259         pxTopOfStack--;\r
 260         *pxTopOfStack = ( StackType_t ) pxCode; /* PC */\r
 261         pxTopOfStack--;\r
 262         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 263 \r
 264         /* Save code space by skipping register initialisation. */\r
 265         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 266         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 267 \r
 268         /* A save method is being used that requires each task to maintain its\r
 269         own exec return value. */\r
 270         pxTopOfStack--;\r
 271         *pxTopOfStack = portINITIAL_EXEC_RETURN;\r
 272 \r
 273         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 274 \r
 275         return pxTopOfStack;\r
 276 }\r
 277 /*-----------------------------------------------------------*/\r
 278 \r
 279 static void prvTaskExitError( void )\r
 280 {\r
 281         /* A function that implements a task must not exit or attempt to return to\r
 282         its caller as there is nothing to return to.  If a task wants to exit it\r
 283         should instead call vTaskDelete( NULL ).\r
 284 \r
 285         Artificially force an assert() to be triggered if configASSERT() is\r
 286         defined, then stop here so application writers can catch the error. */\r
 287         configASSERT( uxCriticalNesting == ~0UL );\r
 288         portDISABLE_INTERRUPTS();\r
 289         for( ;; );\r
 290 }\r
 291 /*-----------------------------------------------------------*/\r
 292 \r
 293 __asm void vPortSVCHandler( void )\r
 294 {\r
 295         PRESERVE8\r
 296 \r
 297         /* Get the location of the current TCB. */\r
 298         ldr     r3, =pxCurrentTCB\r
 299         ldr r1, [r3]\r
 300         ldr r0, [r1]\r
 301         /* Pop the core registers. */\r
 302         ldmia r0!, {r4-r11, r14}\r
 303         msr psp, r0\r
 304         isb\r
 305         mov r0, #0\r
 306         msr     basepri, r0\r
 307         bx r14\r
 308 }\r
 309 /*-----------------------------------------------------------*/\r
 310 \r
 311 __asm void prvStartFirstTask( void )\r
 312 {\r
 313         PRESERVE8\r
 314 \r
 315         /* Use the NVIC offset register to locate the stack. */\r
 316         ldr r0, =0xE000ED08\r
 317         ldr r0, [r0]\r
 318         ldr r0, [r0]\r
 319         /* Set the msp back to the start of the stack. */\r
 320         msr msp, r0\r
 321         /* Globally enable interrupts. */\r
 322         cpsie i\r
 323         cpsie f\r
 324         dsb\r
 325         isb\r
 326         /* Call SVC to start the first task. */\r
 327         svc 0\r
 328         nop\r
 329         nop\r
 330 }\r
 331 /*-----------------------------------------------------------*/\r
 332 \r
 333 __asm void prvEnableVFP( void )\r
 334 {\r
 335         PRESERVE8\r
 336 \r
 337         /* The FPU enable bits are in the CPACR. */\r
 338         ldr.w r0, =0xE000ED88\r
 339         ldr     r1, [r0]\r
 340 \r
 341         /* Enable CP10 and CP11 coprocessors, then save back. */\r
 342         orr     r1, r1, #( 0xf << 20 )\r
 343         str r1, [r0]\r
 344         bx      r14\r
 345         nop\r
 346 }\r
 347 /*-----------------------------------------------------------*/\r
 348 \r
 349 /*\r
 350  * See header file for description.\r
 351  */\r
 352 BaseType_t xPortStartScheduler( void )\r
 353 {\r
 354         #if( configASSERT_DEFINED == 1 )\r
 355         {\r
 356                 volatile uint32_t ulOriginalPriority;\r
 357                 volatile uint8_t * const pucFirstUserPriorityRegister = ( uint8_t * ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 358                 volatile uint8_t ucMaxPriorityValue;\r
 359 \r
 360                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 361                 functions can be called.  ISR safe functions are those that end in\r
 362                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 363                 ensure interrupt entry is as fast and simple as possible.\r
 364 \r
 365                 Save the interrupt priority value that is about to be clobbered. */\r
 366                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 367 \r
 368                 /* Determine the number of priority bits available.  First write to all\r
 369                 possible bits. */\r
 370                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 371 \r
 372                 /* Read the value back to see how many bits stuck. */\r
 373                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 374 \r
 375                 /* Use the same mask on the maximum system call priority. */\r
 376                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 377 \r
 378                 /* Calculate the maximum acceptable priority group value for the number\r
 379                 of bits read back. */\r
 380                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 381                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 382                 {\r
 383                         ulMaxPRIGROUPValue--;\r
 384                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 385                 }\r
 386 \r
 387                 /* Shift the priority group value back to its position within the AIRCR\r
 388                 register. */\r
 389                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 390                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 391 \r
 392                 /* Restore the clobbered interrupt priority register to its original\r
 393                 value. */\r
 394                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 395         }\r
 396         #endif /* conifgASSERT_DEFINED */\r
 397 \r
 398         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 399         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 400         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 401 \r
 402         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 403         here already. */\r
 404         vPortSetupTimerInterrupt();\r
 405 \r
 406         /* Initialise the critical nesting count ready for the first task. */\r
 407         uxCriticalNesting = 0;\r
 408 \r
 409         /* Ensure the VFP is enabled - it should be anyway. */\r
 410         prvEnableVFP();\r
 411 \r
 412         /* Lazy save always. */\r
 413         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 414 \r
 415         /* Start the first task. */\r
 416         prvStartFirstTask();\r
 417 \r
 418         /* Should not get here! */\r
 419         return 0;\r
 420 }\r
 421 /*-----------------------------------------------------------*/\r
 422 \r
 423 void vPortEndScheduler( void )\r
 424 {\r
 425         /* Not implemented in ports where there is nothing to return to.\r
 426         Artificially force an assert. */\r
 427         configASSERT( uxCriticalNesting == 1000UL );\r
 428 }\r
 429 /*-----------------------------------------------------------*/\r
 430 \r
 431 void vPortEnterCritical( void )\r
 432 {\r
 433         portDISABLE_INTERRUPTS();\r
 434         uxCriticalNesting++;\r
 435 \r
 436         /* This is not the interrupt safe version of the enter critical function so\r
 437         assert() if it is being called from an interrupt context.  Only API\r
 438         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 439         the critical nesting count is 1 to protect against recursive calls if the\r
 440         assert function also uses a critical section. */\r
 441         if( uxCriticalNesting == 1 )\r
 442         {\r
 443                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 444         }\r
 445 }\r
 446 /*-----------------------------------------------------------*/\r
 447 \r
 448 void vPortExitCritical( void )\r
 449 {\r
 450         configASSERT( uxCriticalNesting );\r
 451         uxCriticalNesting--;\r
 452         if( uxCriticalNesting == 0 )\r
 453         {\r
 454                 portENABLE_INTERRUPTS();\r
 455         }\r
 456 }\r
 457 /*-----------------------------------------------------------*/\r
 458 \r
 459 __asm void xPortPendSVHandler( void )\r
 460 {\r
 461         extern uxCriticalNesting;\r
 462         extern pxCurrentTCB;\r
 463         extern vTaskSwitchContext;\r
 464 \r
 465         PRESERVE8\r
 466 \r
 467         mrs r0, psp\r
 468         isb\r
 469         /* Get the location of the current TCB. */\r
 470         ldr     r3, =pxCurrentTCB\r
 471         ldr     r2, [r3]\r
 472 \r
 473         /* Is the task using the FPU context?  If so, push high vfp registers. */\r
 474         tst r14, #0x10\r
 475         it eq\r
 476         vstmdbeq r0!, {s16-s31}\r
 477 \r
 478         /* Save the core registers. */\r
 479         stmdb r0!, {r4-r11, r14}\r
 480 \r
 481         /* Save the new top of stack into the first member of the TCB. */\r
 482         str r0, [r2]\r
 483 \r
 484         stmdb sp!, {r3}\r
 485         mov r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 486         msr basepri, r0\r
 487         dsb\r
 488         isb\r
 489         bl vTaskSwitchContext\r
 490         mov r0, #0\r
 491         msr basepri, r0\r
 492         ldmia sp!, {r3}\r
 493 \r
 494         /* The first item in pxCurrentTCB is the task top of stack. */\r
 495         ldr r1, [r3]\r
 496         ldr r0, [r1]\r
 497 \r
 498         /* Pop the core registers. */\r
 499         ldmia r0!, {r4-r11, r14}\r
 500 \r
 501         /* Is the task using the FPU context?  If so, pop the high vfp registers\r
 502         too. */\r
 503         tst r14, #0x10\r
 504         it eq\r
 505         vldmiaeq r0!, {s16-s31}\r
 506 \r
 507         msr psp, r0\r
 508         isb\r
 509         #ifdef WORKAROUND_PMU_CM001 /* XMC4000 specific errata */\r
 510                 #if WORKAROUND_PMU_CM001 == 1\r
 511                         push { r14 }\r
 512                         pop { pc }\r
 513                         nop\r
 514                 #endif\r
 515         #endif\r
 516 \r
 517         bx r14\r
 518         nop\r
 519 }\r
 520 /*-----------------------------------------------------------*/\r
 521 \r
 522 void xPortSysTickHandler( void )\r
 523 {\r
 524         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 525         executes all interrupts must be unmasked.  There is therefore no need to\r
 526         save and then restore the interrupt mask value as its value is already\r
 527         known. */\r
 528         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 529         {\r
 530                 /* Increment the RTOS tick. */\r
 531                 if( xTaskIncrementTick() != pdFALSE )\r
 532                 {\r
 533                         /* A context switch is required.  Context switching is performed in\r
 534                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 535                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 536                 }\r
 537         }\r
 538         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 539 }\r
 540 /*-----------------------------------------------------------*/\r
 541 \r
 542 #if configUSE_TICKLESS_IDLE == 1\r
 543 \r
 544         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 545         {\r
 546         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 547         TickType_t xModifiableIdleTime;\r
 548 \r
 549                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 550                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 551                 {\r
 552                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 553                 }\r
 554 \r
 555                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 556                 is accounted for as best it can be, but using the tickless mode will\r
 557                 inevitably result in some tiny drift of the time maintained by the\r
 558                 kernel with respect to calendar time. */\r
 559                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 560 \r
 561                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 562                 tick periods.  -1 is used because this code will execute part way\r
 563                 through one of the tick periods. */\r
 564                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 565                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 566                 {\r
 567                         ulReloadValue -= ulStoppedTimerCompensation;\r
 568                 }\r
 569 \r
 570                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 571                 method as that will mask interrupts that should exit sleep mode. */\r
 572                 __disable_irq();\r
 573 \r
 574                 /* If a context switch is pending or a task is waiting for the scheduler\r
 575                 to be unsuspended then abandon the low power entry. */\r
 576                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 577                 {\r
 578                         /* Restart from whatever is left in the count register to complete\r
 579                         this tick period. */\r
 580                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 581 \r
 582                         /* Restart SysTick. */\r
 583                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 584 \r
 585                         /* Reset the reload register to the value required for normal tick\r
 586                         periods. */\r
 587                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 588 \r
 589                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 590                         above. */\r
 591                         __enable_irq();\r
 592                 }\r
 593                 else\r
 594                 {\r
 595                         /* Set the new reload value. */\r
 596                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 597 \r
 598                         /* Clear the SysTick count flag and set the count value back to\r
 599                         zero. */\r
 600                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 601 \r
 602                         /* Restart SysTick. */\r
 603                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 604 \r
 605                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 606                         set its parameter to 0 to indicate that its implementation contains\r
 607                         its own wait for interrupt or wait for event instruction, and so wfi\r
 608                         should not be executed again.  However, the original expected idle\r
 609                         time variable must remain unmodified, so a copy is taken. */\r
 610                         xModifiableIdleTime = xExpectedIdleTime;\r
 611                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 612                         if( xModifiableIdleTime > 0 )\r
 613                         {\r
 614                                 __dsb( portSY_FULL_READ_WRITE );\r
 615                                 __wfi();\r
 616                                 __isb( portSY_FULL_READ_WRITE );\r
 617                         }\r
 618                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 619 \r
 620                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 621                         accounted for as best it can be, but using the tickless mode will\r
 622                         inevitably result in some tiny drift of the time maintained by the\r
 623                         kernel with respect to calendar time. */\r
 624                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 625                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 626 \r
 627                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 628                         above. */\r
 629                         __enable_irq();\r
 630 \r
 631                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 632                         {\r
 633                                 uint32_t ulCalculatedLoadValue;\r
 634 \r
 635                                 /* The tick interrupt has already executed, and the SysTick\r
 636                                 count reloaded with ulReloadValue.  Reset the\r
 637                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 638                                 period. */\r
 639                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 640 \r
 641                                 /* Don't allow a tiny value, or values that have somehow\r
 642                                 underflowed because the post sleep hook did something\r
 643                                 that took too long. */\r
 644                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 645                                 {\r
 646                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 647                                 }\r
 648 \r
 649                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 650 \r
 651                                 /* The tick interrupt handler will already have pended the tick\r
 652                                 processing in the kernel.  As the pending tick will be\r
 653                                 processed as soon as this function exits, the tick value\r
 654                                 maintained by the tick is stepped forward by one less than the\r
 655                                 time spent waiting. */\r
 656                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 657                         }\r
 658                         else\r
 659                         {\r
 660                                 /* Something other than the tick interrupt ended the sleep.\r
 661                                 Work out how long the sleep lasted rounded to complete tick\r
 662                                 periods (not the ulReload value which accounted for part\r
 663                                 ticks). */\r
 664                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 665 \r
 666                                 /* How many complete tick periods passed while the processor\r
 667                                 was waiting? */\r
 668                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 669 \r
 670                                 /* The reload value is set to whatever fraction of a single tick\r
 671                                 period remains. */\r
 672                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1 ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 673                         }\r
 674 \r
 675                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 676                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 677                         value.  The critical section is used to ensure the tick interrupt\r
 678                         can only execute once in the case that the reload register is near\r
 679                         zero. */\r
 680                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 681                         portENTER_CRITICAL();\r
 682                         {\r
 683                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 684                                 vTaskStepTick( ulCompleteTickPeriods );\r
 685                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 686                         }\r
 687                         portEXIT_CRITICAL();\r
 688                 }\r
 689         }\r
 690 \r
 691 #endif /* #if configUSE_TICKLESS_IDLE */\r
 692 \r
 693 /*-----------------------------------------------------------*/\r
 694 \r
 695 /*\r
 696  * Setup the SysTick timer to generate the tick interrupts at the required\r
 697  * frequency.\r
 698  */\r
 699 #if configOVERRIDE_DEFAULT_TICK_CONFIGURATION == 0\r
 700 \r
 701         void vPortSetupTimerInterrupt( void )\r
 702         {\r
 703                 /* Calculate the constants required to configure the tick interrupt. */\r
 704                 #if configUSE_TICKLESS_IDLE == 1\r
 705                 {\r
 706                         ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 707                         xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 708                         ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 709                 }\r
 710                 #endif /* configUSE_TICKLESS_IDLE */\r
 711 \r
 712                 /* Configure SysTick to interrupt at the requested rate. */\r
 713                 portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 714                 portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 715         }\r
 716 \r
 717 #endif /* configOVERRIDE_DEFAULT_TICK_CONFIGURATION */\r
 718 /*-----------------------------------------------------------*/\r
 719 \r
 720 __asm uint32_t vPortGetIPSR( void )\r
 721 {\r
 722         PRESERVE8\r
 723 \r
 724         mrs r0, ipsr\r
 725         bx r14\r
 726 }\r
 727 /*-----------------------------------------------------------*/\r
 728 \r
 729 #if( configASSERT_DEFINED == 1 )\r
 730 \r
 731         void vPortValidateInterruptPriority( void )\r
 732         {\r
 733         uint32_t ulCurrentInterrupt;\r
 734         uint8_t ucCurrentPriority;\r
 735 \r
 736                 /* Obtain the number of the currently executing interrupt. */\r
 737                 ulCurrentInterrupt = vPortGetIPSR();\r
 738 \r
 739                 /* Is the interrupt number a user defined interrupt? */\r
 740                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 741                 {\r
 742                         /* Look up the interrupt's priority. */\r
 743                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 744 \r
 745                         /* The following assertion will fail if a service routine (ISR) for\r
 746                         an interrupt that has been assigned a priority above\r
 747                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 748                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 749                         from interrupts that have been assigned a priority at or below\r
 750                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 751 \r
 752                         Numerically low interrupt priority numbers represent logically high\r
 753                         interrupt priorities, therefore the priority of the interrupt must\r
 754                         be set to a value equal to or numerically *higher* than\r
 755                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 756 \r
 757                         Interrupts that use the FreeRTOS API must not be left at their\r
 758                         default priority of     zero as that is the highest possible priority,\r
 759                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 760                         and     therefore also guaranteed to be invalid.\r
 761 \r
 762                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 763                         interrupt entry is as fast and simple as possible.\r
 764 \r
 765                         The following links provide detailed information:\r
 766                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 767                         http://www.freertos.org/FAQHelp.html */\r
 768                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 769                 }\r
 770 \r
 771                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 772                 that define each interrupt's priority to be split between bits that\r
 773                 define the interrupt's pre-emption priority bits and bits that define\r
 774                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 775                 to be pre-emption priority bits.  The following assertion will fail if\r
 776                 this is not the case (if some bits represent a sub-priority).\r
 777 \r
 778                 If the application only uses CMSIS libraries for interrupt\r
 779                 configuration then the correct setting can be achieved on all Cortex-M\r
 780                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 781                 scheduler.  Note however that some vendor specific peripheral libraries\r
 782                 assume a non-zero priority group setting, in which cases using a value\r
 783                 of zero will result in unpredicable behaviour. */\r
 784                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 785         }\r
 786 \r
 787 #endif /* configASSERT_DEFINED */\r
 788 \r
 789 \r