git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CM4F/port.c

   1 /*\r
   2     FreeRTOS V8.2.0 - Copyright (C) 2015 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  12 \r
  13         ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18         ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40         the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41         defined configASSERT()?\r
  42 \r
  43         http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44         embedded software for free we request you assist our global community by\r
  45         participating in the support forum.\r
  46 \r
  47         http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48         be as productive as possible as early as possible.  Now you can receive\r
  49         FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50         Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /*-----------------------------------------------------------\r
  71  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  72  *----------------------------------------------------------*/\r
  73 \r
  74 /* Scheduler includes. */\r
  75 #include "FreeRTOS.h"\r
  76 #include "task.h"\r
  77 \r
  78 #ifndef __TARGET_FPU_VFP\r
  79         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  80 #endif\r
  81 \r
  82 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  83         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  84 #endif\r
  85 \r
  86 #ifndef configSYSTICK_CLOCK_HZ\r
  87         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  88         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  89         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  90 #else\r
  91         /* The way the SysTick is clocked is not modified in case it is not the same\r
  92         as the core. */\r
  93         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  94 #endif\r
  95 \r
  96 /* The __weak attribute does not work as you might expect with the Keil tools\r
  97 so the configOVERRIDE_DEFAULT_TICK_CONFIGURATION constant must be set to 1 if\r
  98 the application writer wants to provide their own implementation of\r
  99 vPortSetupTimerInterrupt().  Ensure configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 100 is defined. */\r
 101 #ifndef configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 102         #define configOVERRIDE_DEFAULT_TICK_CONFIGURATION 0\r
 103 #endif\r
 104 \r
 105 /* Constants required to manipulate the core.  Registers first... */\r
 106 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
 107 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
 108 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
 109 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 110 /* ...then bits in the registers. */\r
 111 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 112 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 113 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 114 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 115 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 116 \r
 117 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 118 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 119 \r
 120 /* Constants required to check the validity of an interrupt priority. */\r
 121 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 122 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 123 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 124 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 125 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 126 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 127 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 128 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 129 \r
 130 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 131 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 132 \r
 133 /* Constants required to manipulate the VFP. */\r
 134 #define portFPCCR                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
 135 #define portASPEN_AND_LSPEN_BITS        ( 0x3UL << 30UL )\r
 136 \r
 137 /* Constants required to set up the initial stack. */\r
 138 #define portINITIAL_XPSR                        ( 0x01000000 )\r
 139 #define portINITIAL_EXEC_RETURN         ( 0xfffffffd )\r
 140 \r
 141 /* The systick is a 24-bit counter. */\r
 142 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 143 \r
 144 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 145 occurred while the SysTick counter is stopped during tickless idle\r
 146 calculations. */\r
 147 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 148 \r
 149 /* Each task maintains its own interrupt status in the critical nesting\r
 150 variable. */\r
 151 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 152 \r
 153 /*\r
 154  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 155  * file is weak to allow application writers to change the timer used to\r
 156  * generate the tick interrupt.\r
 157  */\r
 158 void vPortSetupTimerInterrupt( void );\r
 159 \r
 160 /*\r
 161  * Exception handlers.\r
 162  */\r
 163 void xPortPendSVHandler( void );\r
 164 void xPortSysTickHandler( void );\r
 165 void vPortSVCHandler( void );\r
 166 \r
 167 /*\r
 168  * Start first task is a separate function so it can be tested in isolation.\r
 169  */\r
 170 static void prvStartFirstTask( void );\r
 171 \r
 172 /*\r
 173  * Functions defined in portasm.s to enable the VFP.\r
 174  */\r
 175 static void prvEnableVFP( void );\r
 176 \r
 177 /*\r
 178  * Used to catch tasks that attempt to return from their implementing function.\r
 179  */\r
 180 static void prvTaskExitError( void );\r
 181 \r
 182 /*-----------------------------------------------------------*/\r
 183 \r
 184 /*\r
 185  * The number of SysTick increments that make up one tick period.\r
 186  */\r
 187 #if configUSE_TICKLESS_IDLE == 1\r
 188         static uint32_t ulTimerCountsForOneTick = 0;\r
 189 #endif /* configUSE_TICKLESS_IDLE */\r
 190 \r
 191 /*\r
 192  * The maximum number of tick periods that can be suppressed is limited by the\r
 193  * 24 bit resolution of the SysTick timer.\r
 194  */\r
 195 #if configUSE_TICKLESS_IDLE == 1\r
 196         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 197 #endif /* configUSE_TICKLESS_IDLE */\r
 198 \r
 199 /*\r
 200  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 201  * power functionality only.\r
 202  */\r
 203 #if configUSE_TICKLESS_IDLE == 1\r
 204         static uint32_t ulStoppedTimerCompensation = 0;\r
 205 #endif /* configUSE_TICKLESS_IDLE */\r
 206 \r
 207 /*\r
 208  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 209  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 210  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 211  */\r
 212 #if ( configASSERT_DEFINED == 1 )\r
 213          static uint8_t ucMaxSysCallPriority = 0;\r
 214          static uint32_t ulMaxPRIGROUPValue = 0;\r
 215          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( uint8_t * ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 216 #endif /* configASSERT_DEFINED */\r
 217 \r
 218 /*-----------------------------------------------------------*/\r
 219 \r
 220 /*\r
 221  * See header file for description.\r
 222  */\r
 223 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 224 {\r
 225         /* Simulate the stack frame as it would be created by a context switch\r
 226         interrupt. */\r
 227 \r
 228         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 229         of interrupts, and to ensure alignment. */\r
 230         pxTopOfStack--;\r
 231 \r
 232         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 233         pxTopOfStack--;\r
 234         *pxTopOfStack = ( StackType_t ) pxCode; /* PC */\r
 235         pxTopOfStack--;\r
 236         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 237 \r
 238         /* Save code space by skipping register initialisation. */\r
 239         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 240         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 241 \r
 242         /* A save method is being used that requires each task to maintain its\r
 243         own exec return value. */\r
 244         pxTopOfStack--;\r
 245         *pxTopOfStack = portINITIAL_EXEC_RETURN;\r
 246 \r
 247         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 248 \r
 249         return pxTopOfStack;\r
 250 }\r
 251 /*-----------------------------------------------------------*/\r
 252 \r
 253 static void prvTaskExitError( void )\r
 254 {\r
 255         /* A function that implements a task must not exit or attempt to return to\r
 256         its caller as there is nothing to return to.  If a task wants to exit it\r
 257         should instead call vTaskDelete( NULL ).\r
 258 \r
 259         Artificially force an assert() to be triggered if configASSERT() is\r
 260         defined, then stop here so application writers can catch the error. */\r
 261         configASSERT( uxCriticalNesting == ~0UL );\r
 262         portDISABLE_INTERRUPTS();\r
 263         for( ;; );\r
 264 }\r
 265 /*-----------------------------------------------------------*/\r
 266 \r
 267 __asm void vPortSVCHandler( void )\r
 268 {\r
 269         PRESERVE8\r
 270 \r
 271         /* Get the location of the current TCB. */\r
 272         ldr     r3, =pxCurrentTCB\r
 273         ldr r1, [r3]\r
 274         ldr r0, [r1]\r
 275         /* Pop the core registers. */\r
 276         ldmia r0!, {r4-r11, r14}\r
 277         msr psp, r0\r
 278         isb\r
 279         mov r0, #0\r
 280         msr     basepri, r0\r
 281         bx r14\r
 282 }\r
 283 /*-----------------------------------------------------------*/\r
 284 \r
 285 __asm void prvStartFirstTask( void )\r
 286 {\r
 287         PRESERVE8\r
 288 \r
 289         /* Use the NVIC offset register to locate the stack. */\r
 290         ldr r0, =0xE000ED08\r
 291         ldr r0, [r0]\r
 292         ldr r0, [r0]\r
 293         /* Set the msp back to the start of the stack. */\r
 294         msr msp, r0\r
 295         /* Globally enable interrupts. */\r
 296         cpsie i\r
 297         cpsie f\r
 298         dsb\r
 299         isb\r
 300         /* Call SVC to start the first task. */\r
 301         svc 0\r
 302         nop\r
 303         nop\r
 304 }\r
 305 /*-----------------------------------------------------------*/\r
 306 \r
 307 __asm void prvEnableVFP( void )\r
 308 {\r
 309         PRESERVE8\r
 310 \r
 311         /* The FPU enable bits are in the CPACR. */\r
 312         ldr.w r0, =0xE000ED88\r
 313         ldr     r1, [r0]\r
 314 \r
 315         /* Enable CP10 and CP11 coprocessors, then save back. */\r
 316         orr     r1, r1, #( 0xf << 20 )\r
 317         str r1, [r0]\r
 318         bx      r14\r
 319         nop\r
 320 }\r
 321 /*-----------------------------------------------------------*/\r
 322 \r
 323 /*\r
 324  * See header file for description.\r
 325  */\r
 326 BaseType_t xPortStartScheduler( void )\r
 327 {\r
 328         #if( configASSERT_DEFINED == 1 )\r
 329         {\r
 330                 volatile uint32_t ulOriginalPriority;\r
 331                 volatile uint8_t * const pucFirstUserPriorityRegister = ( uint8_t * ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 332                 volatile uint8_t ucMaxPriorityValue;\r
 333 \r
 334                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 335                 functions can be called.  ISR safe functions are those that end in\r
 336                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 337                 ensure interrupt entry is as fast and simple as possible.\r
 338 \r
 339                 Save the interrupt priority value that is about to be clobbered. */\r
 340                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 341 \r
 342                 /* Determine the number of priority bits available.  First write to all\r
 343                 possible bits. */\r
 344                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 345 \r
 346                 /* Read the value back to see how many bits stuck. */\r
 347                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 348 \r
 349                 /* Use the same mask on the maximum system call priority. */\r
 350                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 351 \r
 352                 /* Calculate the maximum acceptable priority group value for the number\r
 353                 of bits read back. */\r
 354                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 355                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 356                 {\r
 357                         ulMaxPRIGROUPValue--;\r
 358                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 359                 }\r
 360 \r
 361                 /* Shift the priority group value back to its position within the AIRCR\r
 362                 register. */\r
 363                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 364                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 365 \r
 366                 /* Restore the clobbered interrupt priority register to its original\r
 367                 value. */\r
 368                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 369         }\r
 370         #endif /* conifgASSERT_DEFINED */\r
 371 \r
 372         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 373         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 374         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 375 \r
 376         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 377         here already. */\r
 378         vPortSetupTimerInterrupt();\r
 379 \r
 380         /* Initialise the critical nesting count ready for the first task. */\r
 381         uxCriticalNesting = 0;\r
 382 \r
 383         /* Ensure the VFP is enabled - it should be anyway. */\r
 384         prvEnableVFP();\r
 385 \r
 386         /* Lazy save always. */\r
 387         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 388 \r
 389         /* Start the first task. */\r
 390         prvStartFirstTask();\r
 391 \r
 392         /* Should not get here! */\r
 393         return 0;\r
 394 }\r
 395 /*-----------------------------------------------------------*/\r
 396 \r
 397 void vPortEndScheduler( void )\r
 398 {\r
 399         /* Not implemented in ports where there is nothing to return to.\r
 400         Artificially force an assert. */\r
 401         configASSERT( uxCriticalNesting == 1000UL );\r
 402 }\r
 403 /*-----------------------------------------------------------*/\r
 404 \r
 405 void vPortEnterCritical( void )\r
 406 {\r
 407         portDISABLE_INTERRUPTS();\r
 408         uxCriticalNesting++;\r
 409 \r
 410         /* This is not the interrupt safe version of the enter critical function so\r
 411         assert() if it is being called from an interrupt context.  Only API\r
 412         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 413         the critical nesting count is 1 to protect against recursive calls if the\r
 414         assert function also uses a critical section. */\r
 415         if( uxCriticalNesting == 1 )\r
 416         {\r
 417                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 418         }\r
 419 }\r
 420 /*-----------------------------------------------------------*/\r
 421 \r
 422 void vPortExitCritical( void )\r
 423 {\r
 424         configASSERT( uxCriticalNesting );\r
 425         uxCriticalNesting--;\r
 426         if( uxCriticalNesting == 0 )\r
 427         {\r
 428                 portENABLE_INTERRUPTS();\r
 429         }\r
 430 }\r
 431 /*-----------------------------------------------------------*/\r
 432 \r
 433 __asm void xPortPendSVHandler( void )\r
 434 {\r
 435         extern uxCriticalNesting;\r
 436         extern pxCurrentTCB;\r
 437         extern vTaskSwitchContext;\r
 438 \r
 439         PRESERVE8\r
 440 \r
 441         mrs r0, psp\r
 442         isb\r
 443         /* Get the location of the current TCB. */\r
 444         ldr     r3, =pxCurrentTCB\r
 445         ldr     r2, [r3]\r
 446 \r
 447         /* Is the task using the FPU context?  If so, push high vfp registers. */\r
 448         tst r14, #0x10\r
 449         it eq\r
 450         vstmdbeq r0!, {s16-s31}\r
 451 \r
 452         /* Save the core registers. */\r
 453         stmdb r0!, {r4-r11, r14}\r
 454 \r
 455         /* Save the new top of stack into the first member of the TCB. */\r
 456         str r0, [r2]\r
 457 \r
 458         stmdb sp!, {r3}\r
 459         mov r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 460         msr basepri, r0\r
 461         dsb\r
 462         isb\r
 463         bl vTaskSwitchContext\r
 464         mov r0, #0\r
 465         msr basepri, r0\r
 466         ldmia sp!, {r3}\r
 467 \r
 468         /* The first item in pxCurrentTCB is the task top of stack. */\r
 469         ldr r1, [r3]\r
 470         ldr r0, [r1]\r
 471 \r
 472         /* Pop the core registers. */\r
 473         ldmia r0!, {r4-r11, r14}\r
 474 \r
 475         /* Is the task using the FPU context?  If so, pop the high vfp registers\r
 476         too. */\r
 477         tst r14, #0x10\r
 478         it eq\r
 479         vldmiaeq r0!, {s16-s31}\r
 480 \r
 481         msr psp, r0\r
 482         isb\r
 483         #ifdef WORKAROUND_PMU_CM001 /* XMC4000 specific errata */\r
 484                 #if WORKAROUND_PMU_CM001 == 1\r
 485                         push { r14 }\r
 486                         pop { pc }\r
 487                         nop\r
 488                 #endif\r
 489         #endif\r
 490 \r
 491         bx r14\r
 492         nop\r
 493 }\r
 494 /*-----------------------------------------------------------*/\r
 495 \r
 496 void xPortSysTickHandler( void )\r
 497 {\r
 498         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 499         executes all interrupts must be unmasked.  There is therefore no need to\r
 500         save and then restore the interrupt mask value as its value is already\r
 501         known. */\r
 502         ( void ) portSET_INTERRUPT_MASK_FROM_ISR();\r
 503         {\r
 504                 /* Increment the RTOS tick. */\r
 505                 if( xTaskIncrementTick() != pdFALSE )\r
 506                 {\r
 507                         /* A context switch is required.  Context switching is performed in\r
 508                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 509                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 510                 }\r
 511         }\r
 512         portCLEAR_INTERRUPT_MASK_FROM_ISR( 0 );\r
 513 }\r
 514 /*-----------------------------------------------------------*/\r
 515 \r
 516 #if configUSE_TICKLESS_IDLE == 1\r
 517 \r
 518         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 519         {\r
 520         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 521         TickType_t xModifiableIdleTime;\r
 522 \r
 523                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 524                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 525                 {\r
 526                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 527                 }\r
 528 \r
 529                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 530                 is accounted for as best it can be, but using the tickless mode will\r
 531                 inevitably result in some tiny drift of the time maintained by the\r
 532                 kernel with respect to calendar time. */\r
 533                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 534 \r
 535                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 536                 tick periods.  -1 is used because this code will execute part way\r
 537                 through one of the tick periods. */\r
 538                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 539                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 540                 {\r
 541                         ulReloadValue -= ulStoppedTimerCompensation;\r
 542                 }\r
 543 \r
 544                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 545                 method as that will mask interrupts that should exit sleep mode. */\r
 546                 __disable_irq();\r
 547 \r
 548                 /* If a context switch is pending or a task is waiting for the scheduler\r
 549                 to be unsuspended then abandon the low power entry. */\r
 550                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 551                 {\r
 552                         /* Restart from whatever is left in the count register to complete\r
 553                         this tick period. */\r
 554                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 555 \r
 556                         /* Restart SysTick. */\r
 557                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 558 \r
 559                         /* Reset the reload register to the value required for normal tick\r
 560                         periods. */\r
 561                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 562 \r
 563                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 564                         above. */\r
 565                         __enable_irq();\r
 566                 }\r
 567                 else\r
 568                 {\r
 569                         /* Set the new reload value. */\r
 570                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 571 \r
 572                         /* Clear the SysTick count flag and set the count value back to\r
 573                         zero. */\r
 574                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 575 \r
 576                         /* Restart SysTick. */\r
 577                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 578 \r
 579                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 580                         set its parameter to 0 to indicate that its implementation contains\r
 581                         its own wait for interrupt or wait for event instruction, and so wfi\r
 582                         should not be executed again.  However, the original expected idle\r
 583                         time variable must remain unmodified, so a copy is taken. */\r
 584                         xModifiableIdleTime = xExpectedIdleTime;\r
 585                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 586                         if( xModifiableIdleTime > 0 )\r
 587                         {\r
 588                                 __dsb( portSY_FULL_READ_WRITE );\r
 589                                 __wfi();\r
 590                                 __isb( portSY_FULL_READ_WRITE );\r
 591                         }\r
 592                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 593 \r
 594                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 595                         accounted for as best it can be, but using the tickless mode will\r
 596                         inevitably result in some tiny drift of the time maintained by the\r
 597                         kernel with respect to calendar time. */\r
 598                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 599                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 600 \r
 601                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 602                         above. */\r
 603                         __enable_irq();\r
 604 \r
 605                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 606                         {\r
 607                                 uint32_t ulCalculatedLoadValue;\r
 608 \r
 609                                 /* The tick interrupt has already executed, and the SysTick\r
 610                                 count reloaded with ulReloadValue.  Reset the\r
 611                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 612                                 period. */\r
 613                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 614 \r
 615                                 /* Don't allow a tiny value, or values that have somehow\r
 616                                 underflowed because the post sleep hook did something\r
 617                                 that took too long. */\r
 618                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 619                                 {\r
 620                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 621                                 }\r
 622 \r
 623                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 624 \r
 625                                 /* The tick interrupt handler will already have pended the tick\r
 626                                 processing in the kernel.  As the pending tick will be\r
 627                                 processed as soon as this function exits, the tick value\r
 628                                 maintained by the tick is stepped forward by one less than the\r
 629                                 time spent waiting. */\r
 630                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 631                         }\r
 632                         else\r
 633                         {\r
 634                                 /* Something other than the tick interrupt ended the sleep.\r
 635                                 Work out how long the sleep lasted rounded to complete tick\r
 636                                 periods (not the ulReload value which accounted for part\r
 637                                 ticks). */\r
 638                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 639 \r
 640                                 /* How many complete tick periods passed while the processor\r
 641                                 was waiting? */\r
 642                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 643 \r
 644                                 /* The reload value is set to whatever fraction of a single tick\r
 645                                 period remains. */\r
 646                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1 ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 647                         }\r
 648 \r
 649                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 650                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 651                         value.  The critical section is used to ensure the tick interrupt\r
 652                         can only execute once in the case that the reload register is near\r
 653                         zero. */\r
 654                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 655                         portENTER_CRITICAL();\r
 656                         {\r
 657                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 658                                 vTaskStepTick( ulCompleteTickPeriods );\r
 659                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 660                         }\r
 661                         portEXIT_CRITICAL();\r
 662                 }\r
 663         }\r
 664 \r
 665 #endif /* #if configUSE_TICKLESS_IDLE */\r
 666 \r
 667 /*-----------------------------------------------------------*/\r
 668 \r
 669 /*\r
 670  * Setup the SysTick timer to generate the tick interrupts at the required\r
 671  * frequency.\r
 672  */\r
 673 #if configOVERRIDE_DEFAULT_TICK_CONFIGURATION == 0\r
 674 \r
 675         void vPortSetupTimerInterrupt( void )\r
 676         {\r
 677                 /* Calculate the constants required to configure the tick interrupt. */\r
 678                 #if configUSE_TICKLESS_IDLE == 1\r
 679                 {\r
 680                         ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 681                         xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 682                         ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 683                 }\r
 684                 #endif /* configUSE_TICKLESS_IDLE */\r
 685 \r
 686                 /* Configure SysTick to interrupt at the requested rate. */\r
 687                 portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 688                 portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 689         }\r
 690 \r
 691 #endif /* configOVERRIDE_DEFAULT_TICK_CONFIGURATION */\r
 692 /*-----------------------------------------------------------*/\r
 693 \r
 694 __asm uint32_t vPortGetIPSR( void )\r
 695 {\r
 696         PRESERVE8\r
 697 \r
 698         mrs r0, ipsr\r
 699         bx r14\r
 700 }\r
 701 /*-----------------------------------------------------------*/\r
 702 \r
 703 #if( configASSERT_DEFINED == 1 )\r
 704 \r
 705         void vPortValidateInterruptPriority( void )\r
 706         {\r
 707         uint32_t ulCurrentInterrupt;\r
 708         uint8_t ucCurrentPriority;\r
 709 \r
 710                 /* Obtain the number of the currently executing interrupt. */\r
 711                 ulCurrentInterrupt = vPortGetIPSR();\r
 712 \r
 713                 /* Is the interrupt number a user defined interrupt? */\r
 714                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 715                 {\r
 716                         /* Look up the interrupt's priority. */\r
 717                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 718 \r
 719                         /* The following assertion will fail if a service routine (ISR) for\r
 720                         an interrupt that has been assigned a priority above\r
 721                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 722                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 723                         from interrupts that have been assigned a priority at or below\r
 724                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 725 \r
 726                         Numerically low interrupt priority numbers represent logically high\r
 727                         interrupt priorities, therefore the priority of the interrupt must\r
 728                         be set to a value equal to or numerically *higher* than\r
 729                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 730 \r
 731                         Interrupts that use the FreeRTOS API must not be left at their\r
 732                         default priority of     zero as that is the highest possible priority,\r
 733                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 734                         and     therefore also guaranteed to be invalid.\r
 735 \r
 736                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 737                         interrupt entry is as fast and simple as possible.\r
 738 \r
 739                         The following links provide detailed information:\r
 740                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 741                         http://www.freertos.org/FAQHelp.html */\r
 742                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 743                 }\r
 744 \r
 745                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 746                 that define each interrupt's priority to be split between bits that\r
 747                 define the interrupt's pre-emption priority bits and bits that define\r
 748                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 749                 to be pre-emption priority bits.  The following assertion will fail if\r
 750                 this is not the case (if some bits represent a sub-priority).\r
 751 \r
 752                 If the application only uses CMSIS libraries for interrupt\r
 753                 configuration then the correct setting can be achieved on all Cortex-M\r
 754                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 755                 scheduler.  Note however that some vendor specific peripheral libraries\r
 756                 assume a non-zero priority group setting, in which cases using a value\r
 757                 of zero will result in unpredicable behaviour. */\r
 758                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 759         }\r
 760 \r
 761 #endif /* configASSERT_DEFINED */\r
 762 \r
 763 \r