git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CM4F/port.c

   1 /*\r
   2     FreeRTOS V9.0.0 - Copyright (C) 2016 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /*-----------------------------------------------------------\r
  71  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  72  *----------------------------------------------------------*/\r
  73 \r
  74 /* Scheduler includes. */\r
  75 #include "FreeRTOS.h"\r
  76 #include "task.h"\r
  77 \r
  78 #ifndef __TARGET_FPU_VFP\r
  79         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  80 #endif\r
  81 \r
  82 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  83         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  84 #endif\r
  85 \r
  86 #ifndef configSYSTICK_CLOCK_HZ\r
  87         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  88         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  89         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  90 #else\r
  91         /* The way the SysTick is clocked is not modified in case it is not the same\r
  92         as the core. */\r
  93         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  94 #endif\r
  95 \r
  96 /* The __weak attribute does not work as you might expect with the Keil tools\r
  97 so the configOVERRIDE_DEFAULT_TICK_CONFIGURATION constant must be set to 1 if\r
  98 the application writer wants to provide their own implementation of\r
  99 vPortSetupTimerInterrupt().  Ensure configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 100 is defined. */\r
 101 #ifndef configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 102         #define configOVERRIDE_DEFAULT_TICK_CONFIGURATION 0\r
 103 #endif\r
 104 \r
 105 /* Constants required to manipulate the core.  Registers first... */\r
 106 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
 107 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
 108 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
 109 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 110 /* ...then bits in the registers. */\r
 111 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 112 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 113 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 114 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 115 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 116 \r
 117 /* Constants used to detect a Cortex-M7 r0p1 core, which should use the ARM_CM7\r
 118 r0p1 port. */\r
 119 #define portCPUID                                                       ( * ( ( volatile uint32_t * ) 0xE000ed00 ) )\r
 120 #define portCORTEX_M7_r0p1_ID                           ( 0x410FC271UL )\r
 121 #define portCORTEX_M7_r0p0_ID                           ( 0x410FC270UL )\r
 122 \r
 123 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 124 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 125 \r
 126 /* Constants required to check the validity of an interrupt priority. */\r
 127 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 128 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 129 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 130 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 131 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 132 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 133 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 134 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 135 \r
 136 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 137 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 138 \r
 139 /* Constants required to manipulate the VFP. */\r
 140 #define portFPCCR                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
 141 #define portASPEN_AND_LSPEN_BITS        ( 0x3UL << 30UL )\r
 142 \r
 143 /* Constants required to set up the initial stack. */\r
 144 #define portINITIAL_XPSR                        ( 0x01000000 )\r
 145 #define portINITIAL_EXEC_RETURN         ( 0xfffffffd )\r
 146 \r
 147 /* The systick is a 24-bit counter. */\r
 148 #define portMAX_24_BIT_NUMBER           ( 0xffffffUL )\r
 149 \r
 150 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 151 occurred while the SysTick counter is stopped during tickless idle\r
 152 calculations. */\r
 153 #define portMISSED_COUNTS_FACTOR        ( 45UL )\r
 154 \r
 155 /* For strict compliance with the Cortex-M spec the task start address should\r
 156 have bit-0 clear, as it is loaded into the PC on exit from an ISR. */\r
 157 #define portSTART_ADDRESS_MASK          ( ( StackType_t ) 0xfffffffeUL )\r
 158 \r
 159 /* Each task maintains its own interrupt status in the critical nesting\r
 160 variable. */\r
 161 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 162 \r
 163 /*\r
 164  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 165  * file is weak to allow application writers to change the timer used to\r
 166  * generate the tick interrupt.\r
 167  */\r
 168 void vPortSetupTimerInterrupt( void );\r
 169 \r
 170 /*\r
 171  * Exception handlers.\r
 172  */\r
 173 void xPortPendSVHandler( void );\r
 174 void xPortSysTickHandler( void );\r
 175 void vPortSVCHandler( void );\r
 176 \r
 177 /*\r
 178  * Start first task is a separate function so it can be tested in isolation.\r
 179  */\r
 180 static void prvStartFirstTask( void );\r
 181 \r
 182 /*\r
 183  * Functions defined in portasm.s to enable the VFP.\r
 184  */\r
 185 static void prvEnableVFP( void );\r
 186 \r
 187 /*\r
 188  * Used to catch tasks that attempt to return from their implementing function.\r
 189  */\r
 190 static void prvTaskExitError( void );\r
 191 \r
 192 /*-----------------------------------------------------------*/\r
 193 \r
 194 /*\r
 195  * The number of SysTick increments that make up one tick period.\r
 196  */\r
 197 #if configUSE_TICKLESS_IDLE == 1\r
 198         static uint32_t ulTimerCountsForOneTick = 0;\r
 199 #endif /* configUSE_TICKLESS_IDLE */\r
 200 \r
 201 /*\r
 202  * The maximum number of tick periods that can be suppressed is limited by the\r
 203  * 24 bit resolution of the SysTick timer.\r
 204  */\r
 205 #if configUSE_TICKLESS_IDLE == 1\r
 206         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 207 #endif /* configUSE_TICKLESS_IDLE */\r
 208 \r
 209 /*\r
 210  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 211  * power functionality only.\r
 212  */\r
 213 #if configUSE_TICKLESS_IDLE == 1\r
 214         static uint32_t ulStoppedTimerCompensation = 0;\r
 215 #endif /* configUSE_TICKLESS_IDLE */\r
 216 \r
 217 /*\r
 218  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 219  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 220  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 221  */\r
 222 #if ( configASSERT_DEFINED == 1 )\r
 223          static uint8_t ucMaxSysCallPriority = 0;\r
 224          static uint32_t ulMaxPRIGROUPValue = 0;\r
 225          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( uint8_t * ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 226 #endif /* configASSERT_DEFINED */\r
 227 \r
 228 /*-----------------------------------------------------------*/\r
 229 \r
 230 /*\r
 231  * See header file for description.\r
 232  */\r
 233 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 234 {\r
 235         /* Simulate the stack frame as it would be created by a context switch\r
 236         interrupt. */\r
 237 \r
 238         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 239         of interrupts, and to ensure alignment. */\r
 240         pxTopOfStack--;\r
 241 \r
 242         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 243         pxTopOfStack--;\r
 244         *pxTopOfStack = ( ( StackType_t ) pxCode ) & portSTART_ADDRESS_MASK;    /* PC */\r
 245         pxTopOfStack--;\r
 246         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 247 \r
 248         /* Save code space by skipping register initialisation. */\r
 249         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 250         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 251 \r
 252         /* A save method is being used that requires each task to maintain its\r
 253         own exec return value. */\r
 254         pxTopOfStack--;\r
 255         *pxTopOfStack = portINITIAL_EXEC_RETURN;\r
 256 \r
 257         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 258 \r
 259         return pxTopOfStack;\r
 260 }\r
 261 /*-----------------------------------------------------------*/\r
 262 \r
 263 static void prvTaskExitError( void )\r
 264 {\r
 265         /* A function that implements a task must not exit or attempt to return to\r
 266         its caller as there is nothing to return to.  If a task wants to exit it\r
 267         should instead call vTaskDelete( NULL ).\r
 268 \r
 269         Artificially force an assert() to be triggered if configASSERT() is\r
 270         defined, then stop here so application writers can catch the error. */\r
 271         configASSERT( uxCriticalNesting == ~0UL );\r
 272         portDISABLE_INTERRUPTS();\r
 273         for( ;; );\r
 274 }\r
 275 /*-----------------------------------------------------------*/\r
 276 \r
 277 __asm void vPortSVCHandler( void )\r
 278 {\r
 279         PRESERVE8\r
 280 \r
 281         /* Get the location of the current TCB. */\r
 282         ldr     r3, =pxCurrentTCB\r
 283         ldr r1, [r3]\r
 284         ldr r0, [r1]\r
 285         /* Pop the core registers. */\r
 286         ldmia r0!, {r4-r11, r14}\r
 287         msr psp, r0\r
 288         isb\r
 289         mov r0, #0\r
 290         msr     basepri, r0\r
 291         bx r14\r
 292 }\r
 293 /*-----------------------------------------------------------*/\r
 294 \r
 295 __asm void prvStartFirstTask( void )\r
 296 {\r
 297         PRESERVE8\r
 298 \r
 299         /* Use the NVIC offset register to locate the stack. */\r
 300         ldr r0, =0xE000ED08\r
 301         ldr r0, [r0]\r
 302         ldr r0, [r0]\r
 303         /* Set the msp back to the start of the stack. */\r
 304         msr msp, r0\r
 305         /* Globally enable interrupts. */\r
 306         cpsie i\r
 307         cpsie f\r
 308         dsb\r
 309         isb\r
 310         /* Call SVC to start the first task. */\r
 311         svc 0\r
 312         nop\r
 313         nop\r
 314 }\r
 315 /*-----------------------------------------------------------*/\r
 316 \r
 317 __asm void prvEnableVFP( void )\r
 318 {\r
 319         PRESERVE8\r
 320 \r
 321         /* The FPU enable bits are in the CPACR. */\r
 322         ldr.w r0, =0xE000ED88\r
 323         ldr     r1, [r0]\r
 324 \r
 325         /* Enable CP10 and CP11 coprocessors, then save back. */\r
 326         orr     r1, r1, #( 0xf << 20 )\r
 327         str r1, [r0]\r
 328         bx      r14\r
 329         nop\r
 330 }\r
 331 /*-----------------------------------------------------------*/\r
 332 \r
 333 /*\r
 334  * See header file for description.\r
 335  */\r
 336 BaseType_t xPortStartScheduler( void )\r
 337 {\r
 338         /* configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.\r
 339         See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html */\r
 340         configASSERT( configMAX_SYSCALL_INTERRUPT_PRIORITY );\r
 341 \r
 342         /* This port can be used on all revisions of the Cortex-M7 core other than\r
 343         the r0p1 parts.  r0p1 parts should use the port from the\r
 344         /source/portable/GCC/ARM_CM7/r0p1 directory. */\r
 345         configASSERT( portCPUID != portCORTEX_M7_r0p1_ID );\r
 346         configASSERT( portCPUID != portCORTEX_M7_r0p0_ID );\r
 347 \r
 348         #if( configASSERT_DEFINED == 1 )\r
 349         {\r
 350                 volatile uint32_t ulOriginalPriority;\r
 351                 volatile uint8_t * const pucFirstUserPriorityRegister = ( uint8_t * ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 352                 volatile uint8_t ucMaxPriorityValue;\r
 353 \r
 354                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 355                 functions can be called.  ISR safe functions are those that end in\r
 356                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 357                 ensure interrupt entry is as fast and simple as possible.\r
 358 \r
 359                 Save the interrupt priority value that is about to be clobbered. */\r
 360                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 361 \r
 362                 /* Determine the number of priority bits available.  First write to all\r
 363                 possible bits. */\r
 364                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 365 \r
 366                 /* Read the value back to see how many bits stuck. */\r
 367                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 368 \r
 369                 /* The kernel interrupt priority should be set to the lowest\r
 370                 priority. */\r
 371                 configASSERT( ucMaxPriorityValue == ( configKERNEL_INTERRUPT_PRIORITY & ucMaxPriorityValue ) );\r
 372 \r
 373                 /* Use the same mask on the maximum system call priority. */\r
 374                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 375 \r
 376                 /* Calculate the maximum acceptable priority group value for the number\r
 377                 of bits read back. */\r
 378                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 379                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 380                 {\r
 381                         ulMaxPRIGROUPValue--;\r
 382                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 383                 }\r
 384 \r
 385                 /* Shift the priority group value back to its position within the AIRCR\r
 386                 register. */\r
 387                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 388                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 389 \r
 390                 /* Restore the clobbered interrupt priority register to its original\r
 391                 value. */\r
 392                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 393         }\r
 394         #endif /* conifgASSERT_DEFINED */\r
 395 \r
 396         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 397         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 398         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 399 \r
 400         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 401         here already. */\r
 402         vPortSetupTimerInterrupt();\r
 403 \r
 404         /* Initialise the critical nesting count ready for the first task. */\r
 405         uxCriticalNesting = 0;\r
 406 \r
 407         /* Ensure the VFP is enabled - it should be anyway. */\r
 408         prvEnableVFP();\r
 409 \r
 410         /* Lazy save always. */\r
 411         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 412 \r
 413         /* Start the first task. */\r
 414         prvStartFirstTask();\r
 415 \r
 416         /* Should not get here! */\r
 417         return 0;\r
 418 }\r
 419 /*-----------------------------------------------------------*/\r
 420 \r
 421 void vPortEndScheduler( void )\r
 422 {\r
 423         /* Not implemented in ports where there is nothing to return to.\r
 424         Artificially force an assert. */\r
 425         configASSERT( uxCriticalNesting == 1000UL );\r
 426 }\r
 427 /*-----------------------------------------------------------*/\r
 428 \r
 429 void vPortEnterCritical( void )\r
 430 {\r
 431         portDISABLE_INTERRUPTS();\r
 432         uxCriticalNesting++;\r
 433 \r
 434         /* This is not the interrupt safe version of the enter critical function so\r
 435         assert() if it is being called from an interrupt context.  Only API\r
 436         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 437         the critical nesting count is 1 to protect against recursive calls if the\r
 438         assert function also uses a critical section. */\r
 439         if( uxCriticalNesting == 1 )\r
 440         {\r
 441                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 442         }\r
 443 }\r
 444 /*-----------------------------------------------------------*/\r
 445 \r
 446 void vPortExitCritical( void )\r
 447 {\r
 448         configASSERT( uxCriticalNesting );\r
 449         uxCriticalNesting--;\r
 450         if( uxCriticalNesting == 0 )\r
 451         {\r
 452                 portENABLE_INTERRUPTS();\r
 453         }\r
 454 }\r
 455 /*-----------------------------------------------------------*/\r
 456 \r
 457 __asm void xPortPendSVHandler( void )\r
 458 {\r
 459         extern uxCriticalNesting;\r
 460         extern pxCurrentTCB;\r
 461         extern vTaskSwitchContext;\r
 462 \r
 463         PRESERVE8\r
 464 \r
 465         mrs r0, psp\r
 466         isb\r
 467         /* Get the location of the current TCB. */\r
 468         ldr     r3, =pxCurrentTCB\r
 469         ldr     r2, [r3]\r
 470 \r
 471         /* Is the task using the FPU context?  If so, push high vfp registers. */\r
 472         tst r14, #0x10\r
 473         it eq\r
 474         vstmdbeq r0!, {s16-s31}\r
 475 \r
 476         /* Save the core registers. */\r
 477         stmdb r0!, {r4-r11, r14}\r
 478 \r
 479         /* Save the new top of stack into the first member of the TCB. */\r
 480         str r0, [r2]\r
 481 \r
 482         stmdb sp!, {r3}\r
 483         mov r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 484         msr basepri, r0\r
 485         dsb\r
 486         isb\r
 487         bl vTaskSwitchContext\r
 488         mov r0, #0\r
 489         msr basepri, r0\r
 490         ldmia sp!, {r3}\r
 491 \r
 492         /* The first item in pxCurrentTCB is the task top of stack. */\r
 493         ldr r1, [r3]\r
 494         ldr r0, [r1]\r
 495 \r
 496         /* Pop the core registers. */\r
 497         ldmia r0!, {r4-r11, r14}\r
 498 \r
 499         /* Is the task using the FPU context?  If so, pop the high vfp registers\r
 500         too. */\r
 501         tst r14, #0x10\r
 502         it eq\r
 503         vldmiaeq r0!, {s16-s31}\r
 504 \r
 505         msr psp, r0\r
 506         isb\r
 507         #ifdef WORKAROUND_PMU_CM001 /* XMC4000 specific errata */\r
 508                 #if WORKAROUND_PMU_CM001 == 1\r
 509                         push { r14 }\r
 510                         pop { pc }\r
 511                         nop\r
 512                 #endif\r
 513         #endif\r
 514 \r
 515         bx r14\r
 516 }\r
 517 /*-----------------------------------------------------------*/\r
 518 \r
 519 void xPortSysTickHandler( void )\r
 520 {\r
 521         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 522         executes all interrupts must be unmasked.  There is therefore no need to\r
 523         save and then restore the interrupt mask value as its value is already\r
 524         known - therefore the slightly faster vPortRaiseBASEPRI() function is used\r
 525         in place of portSET_INTERRUPT_MASK_FROM_ISR(). */\r
 526         vPortRaiseBASEPRI();\r
 527         {\r
 528                 /* Increment the RTOS tick. */\r
 529                 if( xTaskIncrementTick() != pdFALSE )\r
 530                 {\r
 531                         /* A context switch is required.  Context switching is performed in\r
 532                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 533                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 534                 }\r
 535         }\r
 536         vPortClearBASEPRIFromISR();\r
 537 }\r
 538 /*-----------------------------------------------------------*/\r
 539 \r
 540 #if configUSE_TICKLESS_IDLE == 1\r
 541 \r
 542         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 543         {\r
 544         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 545         TickType_t xModifiableIdleTime;\r
 546 \r
 547                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 548                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 549                 {\r
 550                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 551                 }\r
 552 \r
 553                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 554                 is accounted for as best it can be, but using the tickless mode will\r
 555                 inevitably result in some tiny drift of the time maintained by the\r
 556                 kernel with respect to calendar time. */\r
 557                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 558 \r
 559                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 560                 tick periods.  -1 is used because this code will execute part way\r
 561                 through one of the tick periods. */\r
 562                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 563                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 564                 {\r
 565                         ulReloadValue -= ulStoppedTimerCompensation;\r
 566                 }\r
 567 \r
 568                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 569                 method as that will mask interrupts that should exit sleep mode. */\r
 570                 __disable_irq();\r
 571                 __dsb( portSY_FULL_READ_WRITE );\r
 572                 __isb( portSY_FULL_READ_WRITE );\r
 573 \r
 574                 /* If a context switch is pending or a task is waiting for the scheduler\r
 575                 to be unsuspended then abandon the low power entry. */\r
 576                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 577                 {\r
 578                         /* Restart from whatever is left in the count register to complete\r
 579                         this tick period. */\r
 580                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 581 \r
 582                         /* Restart SysTick. */\r
 583                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 584 \r
 585                         /* Reset the reload register to the value required for normal tick\r
 586                         periods. */\r
 587                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 588 \r
 589                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 590                         above. */\r
 591                         __enable_irq();\r
 592                 }\r
 593                 else\r
 594                 {\r
 595                         /* Set the new reload value. */\r
 596                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 597 \r
 598                         /* Clear the SysTick count flag and set the count value back to\r
 599                         zero. */\r
 600                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 601 \r
 602                         /* Restart SysTick. */\r
 603                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 604 \r
 605                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 606                         set its parameter to 0 to indicate that its implementation contains\r
 607                         its own wait for interrupt or wait for event instruction, and so wfi\r
 608                         should not be executed again.  However, the original expected idle\r
 609                         time variable must remain unmodified, so a copy is taken. */\r
 610                         xModifiableIdleTime = xExpectedIdleTime;\r
 611                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 612                         if( xModifiableIdleTime > 0 )\r
 613                         {\r
 614                                 __dsb( portSY_FULL_READ_WRITE );\r
 615                                 __wfi();\r
 616                                 __isb( portSY_FULL_READ_WRITE );\r
 617                         }\r
 618                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 619 \r
 620                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 621                         accounted for as best it can be, but using the tickless mode will\r
 622                         inevitably result in some tiny drift of the time maintained by the\r
 623                         kernel with respect to calendar time. */\r
 624                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 625                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 626 \r
 627                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 628                         above. */\r
 629                         __enable_irq();\r
 630 \r
 631                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 632                         {\r
 633                                 uint32_t ulCalculatedLoadValue;\r
 634 \r
 635                                 /* The tick interrupt has already executed, and the SysTick\r
 636                                 count reloaded with ulReloadValue.  Reset the\r
 637                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 638                                 period. */\r
 639                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 640 \r
 641                                 /* Don't allow a tiny value, or values that have somehow\r
 642                                 underflowed because the post sleep hook did something\r
 643                                 that took too long. */\r
 644                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 645                                 {\r
 646                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 647                                 }\r
 648 \r
 649                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 650 \r
 651                                 /* The tick interrupt handler will already have pended the tick\r
 652                                 processing in the kernel.  As the pending tick will be\r
 653                                 processed as soon as this function exits, the tick value\r
 654                                 maintained by the tick is stepped forward by one less than the\r
 655                                 time spent waiting. */\r
 656                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 657                         }\r
 658                         else\r
 659                         {\r
 660                                 /* Something other than the tick interrupt ended the sleep.\r
 661                                 Work out how long the sleep lasted rounded to complete tick\r
 662                                 periods (not the ulReload value which accounted for part\r
 663                                 ticks). */\r
 664                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 665 \r
 666                                 /* How many complete tick periods passed while the processor\r
 667                                 was waiting? */\r
 668                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 669 \r
 670                                 /* The reload value is set to whatever fraction of a single tick\r
 671                                 period remains. */\r
 672                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 673                         }\r
 674 \r
 675                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 676                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 677                         value.  The critical section is used to ensure the tick interrupt\r
 678                         can only execute once in the case that the reload register is near\r
 679                         zero. */\r
 680                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 681                         portENTER_CRITICAL();\r
 682                         {\r
 683                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 684                                 vTaskStepTick( ulCompleteTickPeriods );\r
 685                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 686                         }\r
 687                         portEXIT_CRITICAL();\r
 688                 }\r
 689         }\r
 690 \r
 691 #endif /* #if configUSE_TICKLESS_IDLE */\r
 692 \r
 693 /*-----------------------------------------------------------*/\r
 694 \r
 695 /*\r
 696  * Setup the SysTick timer to generate the tick interrupts at the required\r
 697  * frequency.\r
 698  */\r
 699 #if( configOVERRIDE_DEFAULT_TICK_CONFIGURATION == 0 )\r
 700 \r
 701         void vPortSetupTimerInterrupt( void )\r
 702         {\r
 703                 /* Calculate the constants required to configure the tick interrupt. */\r
 704                 #if configUSE_TICKLESS_IDLE == 1\r
 705                 {\r
 706                         ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 707                         xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 708                         ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 709                 }\r
 710                 #endif /* configUSE_TICKLESS_IDLE */\r
 711 \r
 712                 /* Stop and clear the SysTick. */\r
 713                 portNVIC_SYSTICK_CTRL_REG = 0UL;\r
 714                 portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 715 \r
 716                 /* Configure SysTick to interrupt at the requested rate. */\r
 717                 portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 718                 portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 719         }\r
 720 \r
 721 #endif /* configOVERRIDE_DEFAULT_TICK_CONFIGURATION */\r
 722 /*-----------------------------------------------------------*/\r
 723 \r
 724 __asm uint32_t vPortGetIPSR( void )\r
 725 {\r
 726         PRESERVE8\r
 727 \r
 728         mrs r0, ipsr\r
 729         bx r14\r
 730 }\r
 731 /*-----------------------------------------------------------*/\r
 732 \r
 733 #if( configASSERT_DEFINED == 1 )\r
 734 \r
 735         void vPortValidateInterruptPriority( void )\r
 736         {\r
 737         uint32_t ulCurrentInterrupt;\r
 738         uint8_t ucCurrentPriority;\r
 739 \r
 740                 /* Obtain the number of the currently executing interrupt. */\r
 741                 ulCurrentInterrupt = vPortGetIPSR();\r
 742 \r
 743                 /* Is the interrupt number a user defined interrupt? */\r
 744                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 745                 {\r
 746                         /* Look up the interrupt's priority. */\r
 747                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 748 \r
 749                         /* The following assertion will fail if a service routine (ISR) for\r
 750                         an interrupt that has been assigned a priority above\r
 751                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 752                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 753                         from interrupts that have been assigned a priority at or below\r
 754                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 755 \r
 756                         Numerically low interrupt priority numbers represent logically high\r
 757                         interrupt priorities, therefore the priority of the interrupt must\r
 758                         be set to a value equal to or numerically *higher* than\r
 759                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 760 \r
 761                         Interrupts that use the FreeRTOS API must not be left at their\r
 762                         default priority of     zero as that is the highest possible priority,\r
 763                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 764                         and     therefore also guaranteed to be invalid.\r
 765 \r
 766                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 767                         interrupt entry is as fast and simple as possible.\r
 768 \r
 769                         The following links provide detailed information:\r
 770                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 771                         http://www.freertos.org/FAQHelp.html */\r
 772                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 773                 }\r
 774 \r
 775                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 776                 that define each interrupt's priority to be split between bits that\r
 777                 define the interrupt's pre-emption priority bits and bits that define\r
 778                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 779                 to be pre-emption priority bits.  The following assertion will fail if\r
 780                 this is not the case (if some bits represent a sub-priority).\r
 781 \r
 782                 If the application only uses CMSIS libraries for interrupt\r
 783                 configuration then the correct setting can be achieved on all Cortex-M\r
 784                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 785                 scheduler.  Note however that some vendor specific peripheral libraries\r
 786                 assume a non-zero priority group setting, in which cases using a value\r
 787                 of zero will result in unpredicable behaviour. */\r
 788                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 789         }\r
 790 \r
 791 #endif /* configASSERT_DEFINED */\r
 792 \r
 793 \r