git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/RVDS/ARM_CM7/r0p1/port.c

   1 /*\r
   2     FreeRTOS V9.0.1 - Copyright (C) 2017 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>>> AND MODIFIED BY <<<< the FreeRTOS exception.\r
  12 \r
  13     ***************************************************************************\r
  14     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  15     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  16     >>!   obliged to provide the source code for proprietary components     !<<\r
  17     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  18     ***************************************************************************\r
  19 \r
  20     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  21     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  22     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  23     link: http://www.freertos.org/a00114.html\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    FreeRTOS provides completely free yet professionally developed,    *\r
  28      *    robust, strictly quality controlled, supported, and cross          *\r
  29      *    platform software that is more than just the market leader, it     *\r
  30      *    is the industry's de facto standard.                               *\r
  31      *                                                                       *\r
  32      *    Help yourself get started quickly while simultaneously helping     *\r
  33      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  34      *    tutorial book, reference manual, or both:                          *\r
  35      *    http://www.FreeRTOS.org/Documentation                              *\r
  36      *                                                                       *\r
  37     ***************************************************************************\r
  38 \r
  39     http://www.FreeRTOS.org/FAQHelp.html - Having a problem?  Start by reading\r
  40     the FAQ page "My application does not run, what could be wrong?".  Have you\r
  41     defined configASSERT()?\r
  42 \r
  43     http://www.FreeRTOS.org/support - In return for receiving this top quality\r
  44     embedded software for free we request you assist our global community by\r
  45     participating in the support forum.\r
  46 \r
  47     http://www.FreeRTOS.org/training - Investing in training allows your team to\r
  48     be as productive as possible as early as possible.  Now you can receive\r
  49     FreeRTOS training directly from Richard Barry, CEO of Real Time Engineers\r
  50     Ltd, and the world's leading authority on the world's leading RTOS.\r
  51 \r
  52     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  53     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  54     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  55 \r
  56     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  57     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  58 \r
  59     http://www.OpenRTOS.com - Real Time Engineers ltd. license FreeRTOS to High\r
  60     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  61     licenses offer ticketed support, indemnification and commercial middleware.\r
  62 \r
  63     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  64     engineered and independently SIL3 certified version for use in safety and\r
  65     mission critical applications that require provable dependability.\r
  66 \r
  67     1 tab == 4 spaces!\r
  68 */\r
  69 \r
  70 /*-----------------------------------------------------------\r
  71  * Implementation of functions defined in portable.h for the ARM CM4F port.\r
  72  *----------------------------------------------------------*/\r
  73 \r
  74 /* Scheduler includes. */\r
  75 #include "FreeRTOS.h"\r
  76 #include "task.h"\r
  77 \r
  78 #ifndef __TARGET_FPU_VFP\r
  79         #error This port can only be used when the project options are configured to enable hardware floating point support.\r
  80 #endif\r
  81 \r
  82 #if configMAX_SYSCALL_INTERRUPT_PRIORITY == 0\r
  83         #error configMAX_SYSCALL_INTERRUPT_PRIORITY must not be set to 0.  See http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html\r
  84 #endif\r
  85 \r
  86 #ifndef configSYSTICK_CLOCK_HZ\r
  87         #define configSYSTICK_CLOCK_HZ configCPU_CLOCK_HZ\r
  88         /* Ensure the SysTick is clocked at the same frequency as the core. */\r
  89         #define portNVIC_SYSTICK_CLK_BIT        ( 1UL << 2UL )\r
  90 #else\r
  91         /* The way the SysTick is clocked is not modified in case it is not the same\r
  92         as the core. */\r
  93         #define portNVIC_SYSTICK_CLK_BIT        ( 0 )\r
  94 #endif\r
  95 \r
  96 /* The __weak attribute does not work as you might expect with the Keil tools\r
  97 so the configOVERRIDE_DEFAULT_TICK_CONFIGURATION constant must be set to 1 if\r
  98 the application writer wants to provide their own implementation of\r
  99 vPortSetupTimerInterrupt().  Ensure configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 100 is defined. */\r
 101 #ifndef configOVERRIDE_DEFAULT_TICK_CONFIGURATION\r
 102         #define configOVERRIDE_DEFAULT_TICK_CONFIGURATION 0\r
 103 #endif\r
 104 \r
 105 /* Constants required to manipulate the core.  Registers first... */\r
 106 #define portNVIC_SYSTICK_CTRL_REG                       ( * ( ( volatile uint32_t * ) 0xe000e010 ) )\r
 107 #define portNVIC_SYSTICK_LOAD_REG                       ( * ( ( volatile uint32_t * ) 0xe000e014 ) )\r
 108 #define portNVIC_SYSTICK_CURRENT_VALUE_REG      ( * ( ( volatile uint32_t * ) 0xe000e018 ) )\r
 109 #define portNVIC_SYSPRI2_REG                            ( * ( ( volatile uint32_t * ) 0xe000ed20 ) )\r
 110 /* ...then bits in the registers. */\r
 111 #define portNVIC_SYSTICK_INT_BIT                        ( 1UL << 1UL )\r
 112 #define portNVIC_SYSTICK_ENABLE_BIT                     ( 1UL << 0UL )\r
 113 #define portNVIC_SYSTICK_COUNT_FLAG_BIT         ( 1UL << 16UL )\r
 114 #define portNVIC_PENDSVCLEAR_BIT                        ( 1UL << 27UL )\r
 115 #define portNVIC_PEND_SYSTICK_CLEAR_BIT         ( 1UL << 25UL )\r
 116 \r
 117 #define portNVIC_PENDSV_PRI                                     ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 16UL )\r
 118 #define portNVIC_SYSTICK_PRI                            ( ( ( uint32_t ) configKERNEL_INTERRUPT_PRIORITY ) << 24UL )\r
 119 \r
 120 /* Constants required to check the validity of an interrupt priority. */\r
 121 #define portFIRST_USER_INTERRUPT_NUMBER         ( 16 )\r
 122 #define portNVIC_IP_REGISTERS_OFFSET_16         ( 0xE000E3F0 )\r
 123 #define portAIRCR_REG                                           ( * ( ( volatile uint32_t * ) 0xE000ED0C ) )\r
 124 #define portMAX_8_BIT_VALUE                                     ( ( uint8_t ) 0xff )\r
 125 #define portTOP_BIT_OF_BYTE                                     ( ( uint8_t ) 0x80 )\r
 126 #define portMAX_PRIGROUP_BITS                           ( ( uint8_t ) 7 )\r
 127 #define portPRIORITY_GROUP_MASK                         ( 0x07UL << 8UL )\r
 128 #define portPRIGROUP_SHIFT                                      ( 8UL )\r
 129 \r
 130 /* Masks off all bits but the VECTACTIVE bits in the ICSR register. */\r
 131 #define portVECTACTIVE_MASK                                     ( 0xFFUL )\r
 132 \r
 133 /* Constants required to manipulate the VFP. */\r
 134 #define portFPCCR                                       ( ( volatile uint32_t * ) 0xe000ef34 ) /* Floating point context control register. */\r
 135 #define portASPEN_AND_LSPEN_BITS        ( 0x3UL << 30UL )\r
 136 \r
 137 /* Constants required to set up the initial stack. */\r
 138 #define portINITIAL_XPSR                        ( 0x01000000 )\r
 139 #define portINITIAL_EXEC_RETURN         ( 0xfffffffd )\r
 140 \r
 141 /* The systick is a 24-bit counter. */\r
 142 #define portMAX_24_BIT_NUMBER                           ( 0xffffffUL )\r
 143 \r
 144 /* A fiddle factor to estimate the number of SysTick counts that would have\r
 145 occurred while the SysTick counter is stopped during tickless idle\r
 146 calculations. */\r
 147 #define portMISSED_COUNTS_FACTOR                        ( 45UL )\r
 148 \r
 149 /* For strict compliance with the Cortex-M spec the task start address should\r
 150 have bit-0 clear, as it is loaded into the PC on exit from an ISR. */\r
 151 #define portSTART_ADDRESS_MASK                          ( ( StackType_t ) 0xfffffffeUL )\r
 152 \r
 153 /* Each task maintains its own interrupt status in the critical nesting\r
 154 variable. */\r
 155 static UBaseType_t uxCriticalNesting = 0xaaaaaaaa;\r
 156 \r
 157 /*\r
 158  * Setup the timer to generate the tick interrupts.  The implementation in this\r
 159  * file is weak to allow application writers to change the timer used to\r
 160  * generate the tick interrupt.\r
 161  */\r
 162 void vPortSetupTimerInterrupt( void );\r
 163 \r
 164 /*\r
 165  * Exception handlers.\r
 166  */\r
 167 void xPortPendSVHandler( void );\r
 168 void xPortSysTickHandler( void );\r
 169 void vPortSVCHandler( void );\r
 170 \r
 171 /*\r
 172  * Start first task is a separate function so it can be tested in isolation.\r
 173  */\r
 174 static void prvStartFirstTask( void );\r
 175 \r
 176 /*\r
 177  * Functions defined in portasm.s to enable the VFP.\r
 178  */\r
 179 static void prvEnableVFP( void );\r
 180 \r
 181 /*\r
 182  * Used to catch tasks that attempt to return from their implementing function.\r
 183  */\r
 184 static void prvTaskExitError( void );\r
 185 \r
 186 /*-----------------------------------------------------------*/\r
 187 \r
 188 /*\r
 189  * The number of SysTick increments that make up one tick period.\r
 190  */\r
 191 #if configUSE_TICKLESS_IDLE == 1\r
 192         static uint32_t ulTimerCountsForOneTick = 0;\r
 193 #endif /* configUSE_TICKLESS_IDLE */\r
 194 \r
 195 /*\r
 196  * The maximum number of tick periods that can be suppressed is limited by the\r
 197  * 24 bit resolution of the SysTick timer.\r
 198  */\r
 199 #if configUSE_TICKLESS_IDLE == 1\r
 200         static uint32_t xMaximumPossibleSuppressedTicks = 0;\r
 201 #endif /* configUSE_TICKLESS_IDLE */\r
 202 \r
 203 /*\r
 204  * Compensate for the CPU cycles that pass while the SysTick is stopped (low\r
 205  * power functionality only.\r
 206  */\r
 207 #if configUSE_TICKLESS_IDLE == 1\r
 208         static uint32_t ulStoppedTimerCompensation = 0;\r
 209 #endif /* configUSE_TICKLESS_IDLE */\r
 210 \r
 211 /*\r
 212  * Used by the portASSERT_IF_INTERRUPT_PRIORITY_INVALID() macro to ensure\r
 213  * FreeRTOS API functions are not called from interrupts that have been assigned\r
 214  * a priority above configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 215  */\r
 216 #if ( configASSERT_DEFINED == 1 )\r
 217          static uint8_t ucMaxSysCallPriority = 0;\r
 218          static uint32_t ulMaxPRIGROUPValue = 0;\r
 219          static const volatile uint8_t * const pcInterruptPriorityRegisters = ( uint8_t * ) portNVIC_IP_REGISTERS_OFFSET_16;\r
 220 #endif /* configASSERT_DEFINED */\r
 221 \r
 222 /*-----------------------------------------------------------*/\r
 223 \r
 224 /*\r
 225  * See header file for description.\r
 226  */\r
 227 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 228 {\r
 229         /* Simulate the stack frame as it would be created by a context switch\r
 230         interrupt. */\r
 231 \r
 232         /* Offset added to account for the way the MCU uses the stack on entry/exit\r
 233         of interrupts, and to ensure alignment. */\r
 234         pxTopOfStack--;\r
 235 \r
 236         *pxTopOfStack = portINITIAL_XPSR;       /* xPSR */\r
 237         pxTopOfStack--;\r
 238         *pxTopOfStack = ( ( StackType_t ) pxCode ) & portSTART_ADDRESS_MASK;    /* PC */\r
 239         pxTopOfStack--;\r
 240         *pxTopOfStack = ( StackType_t ) prvTaskExitError;       /* LR */\r
 241 \r
 242         /* Save code space by skipping register initialisation. */\r
 243         pxTopOfStack -= 5;      /* R12, R3, R2 and R1. */\r
 244         *pxTopOfStack = ( StackType_t ) pvParameters;   /* R0 */\r
 245 \r
 246         /* A save method is being used that requires each task to maintain its\r
 247         own exec return value. */\r
 248         pxTopOfStack--;\r
 249         *pxTopOfStack = portINITIAL_EXEC_RETURN;\r
 250 \r
 251         pxTopOfStack -= 8;      /* R11, R10, R9, R8, R7, R6, R5 and R4. */\r
 252 \r
 253         return pxTopOfStack;\r
 254 }\r
 255 /*-----------------------------------------------------------*/\r
 256 \r
 257 static void prvTaskExitError( void )\r
 258 {\r
 259         /* A function that implements a task must not exit or attempt to return to\r
 260         its caller as there is nothing to return to.  If a task wants to exit it\r
 261         should instead call vTaskDelete( NULL ).\r
 262 \r
 263         Artificially force an assert() to be triggered if configASSERT() is\r
 264         defined, then stop here so application writers can catch the error. */\r
 265         configASSERT( uxCriticalNesting == ~0UL );\r
 266         portDISABLE_INTERRUPTS();\r
 267         for( ;; );\r
 268 }\r
 269 /*-----------------------------------------------------------*/\r
 270 \r
 271 __asm void vPortSVCHandler( void )\r
 272 {\r
 273         PRESERVE8\r
 274 \r
 275         /* Get the location of the current TCB. */\r
 276         ldr     r3, =pxCurrentTCB\r
 277         ldr r1, [r3]\r
 278         ldr r0, [r1]\r
 279         /* Pop the core registers. */\r
 280         ldmia r0!, {r4-r11, r14}\r
 281         msr psp, r0\r
 282         isb\r
 283         mov r0, #0\r
 284         msr     basepri, r0\r
 285         bx r14\r
 286 }\r
 287 /*-----------------------------------------------------------*/\r
 288 \r
 289 __asm void prvStartFirstTask( void )\r
 290 {\r
 291         PRESERVE8\r
 292 \r
 293         /* Use the NVIC offset register to locate the stack. */\r
 294         ldr r0, =0xE000ED08\r
 295         ldr r0, [r0]\r
 296         ldr r0, [r0]\r
 297         /* Set the msp back to the start of the stack. */\r
 298         msr msp, r0\r
 299         /* Clear the bit that indicates the FPU is in use in case the FPU was used\r
 300         before the scheduler was started - which would otherwise result in the\r
 301         unnecessary leaving of space in the SVC stack for lazy saving of FPU\r
 302         registers. */\r
 303         mov r0, #0\r
 304         msr control, r0\r
 305         /* Globally enable interrupts. */\r
 306         cpsie i\r
 307         cpsie f\r
 308         dsb\r
 309         isb\r
 310         /* Call SVC to start the first task. */\r
 311         svc 0\r
 312         nop\r
 313         nop\r
 314 }\r
 315 /*-----------------------------------------------------------*/\r
 316 \r
 317 __asm void prvEnableVFP( void )\r
 318 {\r
 319         PRESERVE8\r
 320 \r
 321         /* The FPU enable bits are in the CPACR. */\r
 322         ldr.w r0, =0xE000ED88\r
 323         ldr     r1, [r0]\r
 324 \r
 325         /* Enable CP10 and CP11 coprocessors, then save back. */\r
 326         orr     r1, r1, #( 0xf << 20 )\r
 327         str r1, [r0]\r
 328         bx      r14\r
 329         nop\r
 330 }\r
 331 /*-----------------------------------------------------------*/\r
 332 \r
 333 /*\r
 334  * See header file for description.\r
 335  */\r
 336 BaseType_t xPortStartScheduler( void )\r
 337 {\r
 338         #if( configASSERT_DEFINED == 1 )\r
 339         {\r
 340                 volatile uint32_t ulOriginalPriority;\r
 341                 volatile uint8_t * const pucFirstUserPriorityRegister = ( uint8_t * ) ( portNVIC_IP_REGISTERS_OFFSET_16 + portFIRST_USER_INTERRUPT_NUMBER );\r
 342                 volatile uint8_t ucMaxPriorityValue;\r
 343 \r
 344                 /* Determine the maximum priority from which ISR safe FreeRTOS API\r
 345                 functions can be called.  ISR safe functions are those that end in\r
 346                 "FromISR".  FreeRTOS maintains separate thread and ISR API functions to\r
 347                 ensure interrupt entry is as fast and simple as possible.\r
 348 \r
 349                 Save the interrupt priority value that is about to be clobbered. */\r
 350                 ulOriginalPriority = *pucFirstUserPriorityRegister;\r
 351 \r
 352                 /* Determine the number of priority bits available.  First write to all\r
 353                 possible bits. */\r
 354                 *pucFirstUserPriorityRegister = portMAX_8_BIT_VALUE;\r
 355 \r
 356                 /* Read the value back to see how many bits stuck. */\r
 357                 ucMaxPriorityValue = *pucFirstUserPriorityRegister;\r
 358 \r
 359                 /* The kernel interrupt priority should be set to the lowest\r
 360                 priority. */\r
 361                 configASSERT( ucMaxPriorityValue == ( configKERNEL_INTERRUPT_PRIORITY & ucMaxPriorityValue ) );\r
 362 \r
 363                 /* Use the same mask on the maximum system call priority. */\r
 364                 ucMaxSysCallPriority = configMAX_SYSCALL_INTERRUPT_PRIORITY & ucMaxPriorityValue;\r
 365 \r
 366                 /* Calculate the maximum acceptable priority group value for the number\r
 367                 of bits read back. */\r
 368                 ulMaxPRIGROUPValue = portMAX_PRIGROUP_BITS;\r
 369                 while( ( ucMaxPriorityValue & portTOP_BIT_OF_BYTE ) == portTOP_BIT_OF_BYTE )\r
 370                 {\r
 371                         ulMaxPRIGROUPValue--;\r
 372                         ucMaxPriorityValue <<= ( uint8_t ) 0x01;\r
 373                 }\r
 374 \r
 375                 #ifdef __NVIC_PRIO_BITS\r
 376                 {\r
 377                         /* Check the CMSIS configuration that defines the number of\r
 378                         priority bits matches the number of priority bits actually queried\r
 379                         from the hardware. */\r
 380                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == __NVIC_PRIO_BITS );\r
 381                 }\r
 382                 #endif\r
 383 \r
 384                 #ifdef configPRIO_BITS\r
 385                 {\r
 386                         /* Check the FreeRTOS configuration that defines the number of\r
 387                         priority bits matches the number of priority bits actually queried\r
 388                         from the hardware. */\r
 389                         configASSERT( ( portMAX_PRIGROUP_BITS - ulMaxPRIGROUPValue ) == configPRIO_BITS );\r
 390                 }\r
 391                 #endif\r
 392 \r
 393                 /* Shift the priority group value back to its position within the AIRCR\r
 394                 register. */\r
 395                 ulMaxPRIGROUPValue <<= portPRIGROUP_SHIFT;\r
 396                 ulMaxPRIGROUPValue &= portPRIORITY_GROUP_MASK;\r
 397 \r
 398                 /* Restore the clobbered interrupt priority register to its original\r
 399                 value. */\r
 400                 *pucFirstUserPriorityRegister = ulOriginalPriority;\r
 401         }\r
 402         #endif /* conifgASSERT_DEFINED */\r
 403 \r
 404         /* Make PendSV and SysTick the lowest priority interrupts. */\r
 405         portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;\r
 406         portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;\r
 407 \r
 408         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 409         here already. */\r
 410         vPortSetupTimerInterrupt();\r
 411 \r
 412         /* Initialise the critical nesting count ready for the first task. */\r
 413         uxCriticalNesting = 0;\r
 414 \r
 415         /* Ensure the VFP is enabled - it should be anyway. */\r
 416         prvEnableVFP();\r
 417 \r
 418         /* Lazy save always. */\r
 419         *( portFPCCR ) |= portASPEN_AND_LSPEN_BITS;\r
 420 \r
 421         /* Start the first task. */\r
 422         prvStartFirstTask();\r
 423 \r
 424         /* Should not get here! */\r
 425         return 0;\r
 426 }\r
 427 /*-----------------------------------------------------------*/\r
 428 \r
 429 void vPortEndScheduler( void )\r
 430 {\r
 431         /* Not implemented in ports where there is nothing to return to.\r
 432         Artificially force an assert. */\r
 433         configASSERT( uxCriticalNesting == 1000UL );\r
 434 }\r
 435 /*-----------------------------------------------------------*/\r
 436 \r
 437 void vPortEnterCritical( void )\r
 438 {\r
 439         portDISABLE_INTERRUPTS();\r
 440         uxCriticalNesting++;\r
 441 \r
 442         /* This is not the interrupt safe version of the enter critical function so\r
 443         assert() if it is being called from an interrupt context.  Only API\r
 444         functions that end in "FromISR" can be used in an interrupt.  Only assert if\r
 445         the critical nesting count is 1 to protect against recursive calls if the\r
 446         assert function also uses a critical section. */\r
 447         if( uxCriticalNesting == 1 )\r
 448         {\r
 449                 configASSERT( ( portNVIC_INT_CTRL_REG & portVECTACTIVE_MASK ) == 0 );\r
 450         }\r
 451 }\r
 452 /*-----------------------------------------------------------*/\r
 453 \r
 454 void vPortExitCritical( void )\r
 455 {\r
 456         configASSERT( uxCriticalNesting );\r
 457         uxCriticalNesting--;\r
 458         if( uxCriticalNesting == 0 )\r
 459         {\r
 460                 portENABLE_INTERRUPTS();\r
 461         }\r
 462 }\r
 463 /*-----------------------------------------------------------*/\r
 464 \r
 465 __asm void xPortPendSVHandler( void )\r
 466 {\r
 467         extern uxCriticalNesting;\r
 468         extern pxCurrentTCB;\r
 469         extern vTaskSwitchContext;\r
 470 \r
 471         PRESERVE8\r
 472 \r
 473         mrs r0, psp\r
 474         isb\r
 475         /* Get the location of the current TCB. */\r
 476         ldr     r3, =pxCurrentTCB\r
 477         ldr     r2, [r3]\r
 478 \r
 479         /* Is the task using the FPU context?  If so, push high vfp registers. */\r
 480         tst r14, #0x10\r
 481         it eq\r
 482         vstmdbeq r0!, {s16-s31}\r
 483 \r
 484         /* Save the core registers. */\r
 485         stmdb r0!, {r4-r11, r14}\r
 486 \r
 487         /* Save the new top of stack into the first member of the TCB. */\r
 488         str r0, [r2]\r
 489 \r
 490         stmdb sp!, {r3}\r
 491         mov r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 492         cpsid i\r
 493         msr basepri, r0\r
 494         dsb\r
 495         isb\r
 496         cpsie i\r
 497         bl vTaskSwitchContext\r
 498         mov r0, #0\r
 499         msr basepri, r0\r
 500         ldmia sp!, {r3}\r
 501 \r
 502         /* The first item in pxCurrentTCB is the task top of stack. */\r
 503         ldr r1, [r3]\r
 504         ldr r0, [r1]\r
 505 \r
 506         /* Pop the core registers. */\r
 507         ldmia r0!, {r4-r11, r14}\r
 508 \r
 509         /* Is the task using the FPU context?  If so, pop the high vfp registers\r
 510         too. */\r
 511         tst r14, #0x10\r
 512         it eq\r
 513         vldmiaeq r0!, {s16-s31}\r
 514 \r
 515         msr psp, r0\r
 516         isb\r
 517         #ifdef WORKAROUND_PMU_CM001 /* XMC4000 specific errata */\r
 518                 #if WORKAROUND_PMU_CM001 == 1\r
 519                         push { r14 }\r
 520                         pop { pc }\r
 521                         nop\r
 522                 #endif\r
 523         #endif\r
 524 \r
 525         bx r14\r
 526 }\r
 527 /*-----------------------------------------------------------*/\r
 528 \r
 529 void xPortSysTickHandler( void )\r
 530 {\r
 531         /* The SysTick runs at the lowest interrupt priority, so when this interrupt\r
 532         executes all interrupts must be unmasked.  There is therefore no need to\r
 533         save and then restore the interrupt mask value as its value is already\r
 534         known - therefore the slightly faster vPortRaiseBASEPRI() function is used\r
 535         in place of portSET_INTERRUPT_MASK_FROM_ISR(). */\r
 536         vPortRaiseBASEPRI();\r
 537         {\r
 538                 /* Increment the RTOS tick. */\r
 539                 if( xTaskIncrementTick() != pdFALSE )\r
 540                 {\r
 541                         /* A context switch is required.  Context switching is performed in\r
 542                         the PendSV interrupt.  Pend the PendSV interrupt. */\r
 543                         portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;\r
 544                 }\r
 545         }\r
 546         vPortClearBASEPRIFromISR();\r
 547 }\r
 548 /*-----------------------------------------------------------*/\r
 549 \r
 550 #if configUSE_TICKLESS_IDLE == 1\r
 551 \r
 552         __weak void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 553         {\r
 554         uint32_t ulReloadValue, ulCompleteTickPeriods, ulCompletedSysTickDecrements, ulSysTickCTRL;\r
 555         TickType_t xModifiableIdleTime;\r
 556 \r
 557                 /* Make sure the SysTick reload value does not overflow the counter. */\r
 558                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 559                 {\r
 560                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 561                 }\r
 562 \r
 563                 /* Stop the SysTick momentarily.  The time the SysTick is stopped for\r
 564                 is accounted for as best it can be, but using the tickless mode will\r
 565                 inevitably result in some tiny drift of the time maintained by the\r
 566                 kernel with respect to calendar time. */\r
 567                 portNVIC_SYSTICK_CTRL_REG &= ~portNVIC_SYSTICK_ENABLE_BIT;\r
 568 \r
 569                 /* Calculate the reload value required to wait xExpectedIdleTime\r
 570                 tick periods.  -1 is used because this code will execute part way\r
 571                 through one of the tick periods. */\r
 572                 ulReloadValue = portNVIC_SYSTICK_CURRENT_VALUE_REG + ( ulTimerCountsForOneTick * ( xExpectedIdleTime - 1UL ) );\r
 573                 if( ulReloadValue > ulStoppedTimerCompensation )\r
 574                 {\r
 575                         ulReloadValue -= ulStoppedTimerCompensation;\r
 576                 }\r
 577 \r
 578                 /* Enter a critical section but don't use the taskENTER_CRITICAL()\r
 579                 method as that will mask interrupts that should exit sleep mode. */\r
 580                 __disable_irq();\r
 581                 __dsb( portSY_FULL_READ_WRITE );\r
 582                 __isb( portSY_FULL_READ_WRITE );\r
 583 \r
 584                 /* If a context switch is pending or a task is waiting for the scheduler\r
 585                 to be unsuspended then abandon the low power entry. */\r
 586                 if( eTaskConfirmSleepModeStatus() == eAbortSleep )\r
 587                 {\r
 588                         /* Restart from whatever is left in the count register to complete\r
 589                         this tick period. */\r
 590                         portNVIC_SYSTICK_LOAD_REG = portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 591 \r
 592                         /* Restart SysTick. */\r
 593                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 594 \r
 595                         /* Reset the reload register to the value required for normal tick\r
 596                         periods. */\r
 597                         portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 598 \r
 599                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 600                         above. */\r
 601                         __enable_irq();\r
 602                 }\r
 603                 else\r
 604                 {\r
 605                         /* Set the new reload value. */\r
 606                         portNVIC_SYSTICK_LOAD_REG = ulReloadValue;\r
 607 \r
 608                         /* Clear the SysTick count flag and set the count value back to\r
 609                         zero. */\r
 610                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 611 \r
 612                         /* Restart SysTick. */\r
 613                         portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 614 \r
 615                         /* Sleep until something happens.  configPRE_SLEEP_PROCESSING() can\r
 616                         set its parameter to 0 to indicate that its implementation contains\r
 617                         its own wait for interrupt or wait for event instruction, and so wfi\r
 618                         should not be executed again.  However, the original expected idle\r
 619                         time variable must remain unmodified, so a copy is taken. */\r
 620                         xModifiableIdleTime = xExpectedIdleTime;\r
 621                         configPRE_SLEEP_PROCESSING( xModifiableIdleTime );\r
 622                         if( xModifiableIdleTime > 0 )\r
 623                         {\r
 624                                 __dsb( portSY_FULL_READ_WRITE );\r
 625                                 __wfi();\r
 626                                 __isb( portSY_FULL_READ_WRITE );\r
 627                         }\r
 628                         configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 629 \r
 630                         /* Stop SysTick.  Again, the time the SysTick is stopped for is\r
 631                         accounted for as best it can be, but using the tickless mode will\r
 632                         inevitably result in some tiny drift of the time maintained by the\r
 633                         kernel with respect to calendar time. */\r
 634                         ulSysTickCTRL = portNVIC_SYSTICK_CTRL_REG;\r
 635                         portNVIC_SYSTICK_CTRL_REG = ( ulSysTickCTRL & ~portNVIC_SYSTICK_ENABLE_BIT );\r
 636 \r
 637                         /* Re-enable interrupts - see comments above __disable_irq() call\r
 638                         above. */\r
 639                         __enable_irq();\r
 640 \r
 641                         if( ( ulSysTickCTRL & portNVIC_SYSTICK_COUNT_FLAG_BIT ) != 0 )\r
 642                         {\r
 643                                 uint32_t ulCalculatedLoadValue;\r
 644 \r
 645                                 /* The tick interrupt has already executed, and the SysTick\r
 646                                 count reloaded with ulReloadValue.  Reset the\r
 647                                 portNVIC_SYSTICK_LOAD_REG with whatever remains of this tick\r
 648                                 period. */\r
 649                                 ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL ) - ( ulReloadValue - portNVIC_SYSTICK_CURRENT_VALUE_REG );\r
 650 \r
 651                                 /* Don't allow a tiny value, or values that have somehow\r
 652                                 underflowed because the post sleep hook did something\r
 653                                 that took too long. */\r
 654                                 if( ( ulCalculatedLoadValue < ulStoppedTimerCompensation ) || ( ulCalculatedLoadValue > ulTimerCountsForOneTick ) )\r
 655                                 {\r
 656                                         ulCalculatedLoadValue = ( ulTimerCountsForOneTick - 1UL );\r
 657                                 }\r
 658 \r
 659                                 portNVIC_SYSTICK_LOAD_REG = ulCalculatedLoadValue;\r
 660 \r
 661                                 /* The tick interrupt handler will already have pended the tick\r
 662                                 processing in the kernel.  As the pending tick will be\r
 663                                 processed as soon as this function exits, the tick value\r
 664                                 maintained by the tick is stepped forward by one less than the\r
 665                                 time spent waiting. */\r
 666                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 667                         }\r
 668                         else\r
 669                         {\r
 670                                 /* Something other than the tick interrupt ended the sleep.\r
 671                                 Work out how long the sleep lasted rounded to complete tick\r
 672                                 periods (not the ulReload value which accounted for part\r
 673                                 ticks). */\r
 674                                 ulCompletedSysTickDecrements = ( xExpectedIdleTime * ulTimerCountsForOneTick ) - portNVIC_SYSTICK_CURRENT_VALUE_REG;\r
 675 \r
 676                                 /* How many complete tick periods passed while the processor\r
 677                                 was waiting? */\r
 678                                 ulCompleteTickPeriods = ulCompletedSysTickDecrements / ulTimerCountsForOneTick;\r
 679 \r
 680                                 /* The reload value is set to whatever fraction of a single tick\r
 681                                 period remains. */\r
 682                                 portNVIC_SYSTICK_LOAD_REG = ( ( ulCompleteTickPeriods + 1UL ) * ulTimerCountsForOneTick ) - ulCompletedSysTickDecrements;\r
 683                         }\r
 684 \r
 685                         /* Restart SysTick so it runs from portNVIC_SYSTICK_LOAD_REG\r
 686                         again, then set portNVIC_SYSTICK_LOAD_REG back to its standard\r
 687                         value.  The critical section is used to ensure the tick interrupt\r
 688                         can only execute once in the case that the reload register is near\r
 689                         zero. */\r
 690                         portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 691                         portENTER_CRITICAL();\r
 692                         {\r
 693                                 portNVIC_SYSTICK_CTRL_REG |= portNVIC_SYSTICK_ENABLE_BIT;\r
 694                                 vTaskStepTick( ulCompleteTickPeriods );\r
 695                                 portNVIC_SYSTICK_LOAD_REG = ulTimerCountsForOneTick - 1UL;\r
 696                         }\r
 697                         portEXIT_CRITICAL();\r
 698                 }\r
 699         }\r
 700 \r
 701 #endif /* #if configUSE_TICKLESS_IDLE */\r
 702 \r
 703 /*-----------------------------------------------------------*/\r
 704 \r
 705 /*\r
 706  * Setup the SysTick timer to generate the tick interrupts at the required\r
 707  * frequency.\r
 708  */\r
 709 #if configOVERRIDE_DEFAULT_TICK_CONFIGURATION == 0\r
 710 \r
 711         void vPortSetupTimerInterrupt( void )\r
 712         {\r
 713                 /* Calculate the constants required to configure the tick interrupt. */\r
 714                 #if configUSE_TICKLESS_IDLE == 1\r
 715                 {\r
 716                         ulTimerCountsForOneTick = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ );\r
 717                         xMaximumPossibleSuppressedTicks = portMAX_24_BIT_NUMBER / ulTimerCountsForOneTick;\r
 718                         ulStoppedTimerCompensation = portMISSED_COUNTS_FACTOR / ( configCPU_CLOCK_HZ / configSYSTICK_CLOCK_HZ );\r
 719                 }\r
 720                 #endif /* configUSE_TICKLESS_IDLE */\r
 721 \r
 722                 /* Stop and clear the SysTick. */\r
 723                 portNVIC_SYSTICK_CTRL_REG = 0UL;\r
 724                 portNVIC_SYSTICK_CURRENT_VALUE_REG = 0UL;\r
 725 \r
 726                 /* Configure SysTick to interrupt at the requested rate. */\r
 727                 portNVIC_SYSTICK_LOAD_REG = ( configSYSTICK_CLOCK_HZ / configTICK_RATE_HZ ) - 1UL;\r
 728                 portNVIC_SYSTICK_CTRL_REG = ( portNVIC_SYSTICK_CLK_BIT | portNVIC_SYSTICK_INT_BIT | portNVIC_SYSTICK_ENABLE_BIT );\r
 729         }\r
 730 \r
 731 #endif /* configOVERRIDE_DEFAULT_TICK_CONFIGURATION */\r
 732 /*-----------------------------------------------------------*/\r
 733 \r
 734 __asm uint32_t vPortGetIPSR( void )\r
 735 {\r
 736         PRESERVE8\r
 737 \r
 738         mrs r0, ipsr\r
 739         bx r14\r
 740 }\r
 741 /*-----------------------------------------------------------*/\r
 742 \r
 743 #if( configASSERT_DEFINED == 1 )\r
 744 \r
 745         void vPortValidateInterruptPriority( void )\r
 746         {\r
 747         uint32_t ulCurrentInterrupt;\r
 748         uint8_t ucCurrentPriority;\r
 749 \r
 750                 /* Obtain the number of the currently executing interrupt. */\r
 751                 ulCurrentInterrupt = vPortGetIPSR();\r
 752 \r
 753                 /* Is the interrupt number a user defined interrupt? */\r
 754                 if( ulCurrentInterrupt >= portFIRST_USER_INTERRUPT_NUMBER )\r
 755                 {\r
 756                         /* Look up the interrupt's priority. */\r
 757                         ucCurrentPriority = pcInterruptPriorityRegisters[ ulCurrentInterrupt ];\r
 758 \r
 759                         /* The following assertion will fail if a service routine (ISR) for\r
 760                         an interrupt that has been assigned a priority above\r
 761                         configMAX_SYSCALL_INTERRUPT_PRIORITY calls an ISR safe FreeRTOS API\r
 762                         function.  ISR safe FreeRTOS API functions must *only* be called\r
 763                         from interrupts that have been assigned a priority at or below\r
 764                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 765 \r
 766                         Numerically low interrupt priority numbers represent logically high\r
 767                         interrupt priorities, therefore the priority of the interrupt must\r
 768                         be set to a value equal to or numerically *higher* than\r
 769                         configMAX_SYSCALL_INTERRUPT_PRIORITY.\r
 770 \r
 771                         Interrupts that use the FreeRTOS API must not be left at their\r
 772                         default priority of     zero as that is the highest possible priority,\r
 773                         which is guaranteed to be above configMAX_SYSCALL_INTERRUPT_PRIORITY,\r
 774                         and     therefore also guaranteed to be invalid.\r
 775 \r
 776                         FreeRTOS maintains separate thread and ISR API functions to ensure\r
 777                         interrupt entry is as fast and simple as possible.\r
 778 \r
 779                         The following links provide detailed information:\r
 780                         http://www.freertos.org/RTOS-Cortex-M3-M4.html\r
 781                         http://www.freertos.org/FAQHelp.html */\r
 782                         configASSERT( ucCurrentPriority >= ucMaxSysCallPriority );\r
 783                 }\r
 784 \r
 785                 /* Priority grouping:  The interrupt controller (NVIC) allows the bits\r
 786                 that define each interrupt's priority to be split between bits that\r
 787                 define the interrupt's pre-emption priority bits and bits that define\r
 788                 the interrupt's sub-priority.  For simplicity all bits must be defined\r
 789                 to be pre-emption priority bits.  The following assertion will fail if\r
 790                 this is not the case (if some bits represent a sub-priority).\r
 791 \r
 792                 If the application only uses CMSIS libraries for interrupt\r
 793                 configuration then the correct setting can be achieved on all Cortex-M\r
 794                 devices by calling NVIC_SetPriorityGrouping( 0 ); before starting the\r
 795                 scheduler.  Note however that some vendor specific peripheral libraries\r
 796                 assume a non-zero priority group setting, in which cases using a value\r
 797                 of zero will result in unpredicable behaviour. */\r
 798                 configASSERT( ( portAIRCR_REG & portPRIORITY_GROUP_MASK ) <= ulMaxPRIGROUPValue );\r
 799         }\r
 800 \r
 801 #endif /* configASSERT_DEFINED */\r
 802 \r
 803 \r