git.sur5r.net Git - freertos/blob - FreeRTOS/Source/portable/Renesas/RX100/port.c

   1 /*\r
   2     FreeRTOS V8.2.0rc1 - Copyright (C) 2014 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  12 \r
  13     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  14     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  15     >>!   obliged to provide the source code for proprietary components     !<<\r
  16     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  17 \r
  18     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  19     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  20     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  21     link: http://www.freertos.org/a00114.html\r
  22 \r
  23     1 tab == 4 spaces!\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  28      *    not run, what could be wrong?".  Have you defined configASSERT()?  *\r
  29      *                                                                       *\r
  30      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  31      *                                                                       *\r
  32     ***************************************************************************\r
  33 \r
  34     ***************************************************************************\r
  35      *                                                                       *\r
  36      *    FreeRTOS provides completely free yet professionally developed,    *\r
  37      *    robust, strictly quality controlled, supported, and cross          *\r
  38      *    platform software that is more than just the market leader, it     *\r
  39      *    is the industry's de facto standard.                               *\r
  40      *                                                                       *\r
  41      *    Help yourself get started quickly while simultaneously helping     *\r
  42      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  43      *    tutorial book, reference manual, or both:                          *\r
  44      *    http://www.FreeRTOS.org/Documentation                              *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     ***************************************************************************\r
  49      *                                                                       *\r
  50      *   Investing in training allows your team to be as productive as       *\r
  51      *   possible as early as possible, lowering your overall development    *\r
  52      *   cost, and enabling you to bring a more robust product to market     *\r
  53      *   earlier than would otherwise be possible.  Richard Barry is both    *\r
  54      *   the architect and key author of FreeRTOS, and so also the world's   *\r
  55      *   leading authority on what is the world's most popular real time     *\r
  56      *   kernel for deeply embedded MCU designs.  Obtaining your training    *\r
  57      *   from Richard ensures your team will gain directly from his in-depth *\r
  58      *   product knowledge and years of usage experience.  Contact Real Time *\r
  59      *   Engineers Ltd to enquire about the FreeRTOS Masterclass, presented  *\r
  60      *   by Richard Barry:  http://www.FreeRTOS.org/contact\r
  61      *                                                                       *\r
  62     ***************************************************************************\r
  63 \r
  64     ***************************************************************************\r
  65      *                                                                       *\r
  66      *    You are receiving this top quality software for free.  Please play *\r
  67      *    fair and reciprocate by reporting any suspected issues and         *\r
  68      *    participating in the community forum:                              *\r
  69      *    http://www.FreeRTOS.org/support                                    *\r
  70      *                                                                       *\r
  71      *    Thank you!                                                         *\r
  72      *                                                                       *\r
  73     ***************************************************************************\r
  74 \r
  75     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  76     license and Real Time Engineers Ltd. contact details.\r
  77 \r
  78     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  79     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  80     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  81 \r
  82     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  83     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  84 \r
  85     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  86     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  87     licenses offer ticketed support, indemnification and commercial middleware.\r
  88 \r
  89     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  90     engineered and independently SIL3 certified version for use in safety and\r
  91     mission critical applications that require provable dependability.\r
  92 \r
  93     1 tab == 4 spaces!\r
  94 */\r
  95 \r
  96 /*-----------------------------------------------------------\r
  97  * Implementation of functions defined in portable.h for the RX100 port.\r
  98  *----------------------------------------------------------*/\r
  99 \r
 100 /* Standard C includes. */\r
 101 #include "limits.h"\r
 102 \r
 103 /* Scheduler includes. */\r
 104 #include "FreeRTOS.h"\r
 105 #include "task.h"\r
 106 \r
 107 /* Library includes. */\r
 108 #include "string.h"\r
 109 \r
 110 /* Hardware specifics. */\r
 111 #include "iodefine.h"\r
 112 \r
 113 /*-----------------------------------------------------------*/\r
 114 \r
 115 /* Tasks should start with interrupts enabled and in Supervisor mode, therefore\r
 116 PSW is set with U and I set, and PM and IPL clear. */\r
 117 #define portINITIAL_PSW     ( ( StackType_t ) 0x00030000 )\r
 118 \r
 119 /* The peripheral clock is divided by this value before being supplying the\r
 120 CMT. */\r
 121 #if ( configUSE_TICKLESS_IDLE == 0 )\r
 122         /* If tickless idle is not used then the divisor can be fixed. */\r
 123         #define portCLOCK_DIVISOR       8UL\r
 124 #elif ( configPERIPHERAL_CLOCK_HZ >= 12000000 )\r
 125         #define portCLOCK_DIVISOR       512UL\r
 126 #elif ( configPERIPHERAL_CLOCK_HZ >= 6000000 )\r
 127         #define portCLOCK_DIVISOR       128UL\r
 128 #elif ( configPERIPHERAL_CLOCK_HZ >= 1000000 )\r
 129         #define portCLOCK_DIVISOR       32UL\r
 130 #else\r
 131         #define portCLOCK_DIVISOR       8UL\r
 132 #endif\r
 133 \r
 134 \r
 135 /* Keys required to lock and unlock access to certain system registers\r
 136 respectively. */\r
 137 #define portUNLOCK_KEY          0xA50B\r
 138 #define portLOCK_KEY            0xA500\r
 139 \r
 140 /*-----------------------------------------------------------*/\r
 141 \r
 142 /* The following lines are to ensure vSoftwareInterruptEntry can be referenced,\r
 143  and therefore installed in the vector table, when the FreeRTOS code is built\r
 144 as a library. */\r
 145 extern BaseType_t vSoftwareInterruptEntry;\r
 146 const BaseType_t * p_vSoftwareInterruptEntry = &vSoftwareInterruptEntry;\r
 147 \r
 148 /*-----------------------------------------------------------*/\r
 149 \r
 150 /*\r
 151  * Function to start the first task executing - written in asm code as direct\r
 152  * access to registers is required.\r
 153  */\r
 154 static void prvStartFirstTask( void );\r
 155 \r
 156 /*\r
 157  * Software interrupt handler.  Performs the actual context switch (saving and\r
 158  * restoring of registers).  Written in asm code as direct register access is\r
 159  * required.\r
 160  */\r
 161 static void prvYieldHandler( void );\r
 162 \r
 163 /*\r
 164  * The entry point for the software interrupt handler.  This is the function\r
 165  * that calls the inline asm function prvYieldHandler().  It is installed in\r
 166  * the vector table, but the code that installs it is in prvYieldHandler rather\r
 167  * than using a #pragma.\r
 168  */\r
 169 void vSoftwareInterruptISR( void );\r
 170 \r
 171 /*\r
 172  * Sets up the periodic ISR used for the RTOS tick using the CMT.\r
 173  * The application writer can define configSETUP_TICK_INTERRUPT() (in\r
 174  * FreeRTOSConfig.h) such that their own tick interrupt configuration is used\r
 175  * in place of prvSetupTimerInterrupt().\r
 176  */\r
 177 static void prvSetupTimerInterrupt( void );\r
 178 #ifndef configSETUP_TICK_INTERRUPT\r
 179         /* The user has not provided their own tick interrupt configuration so use\r
 180     the definition in this file (which uses the interval timer). */\r
 181         #define configSETUP_TICK_INTERRUPT() prvSetupTimerInterrupt()\r
 182 #endif /* configSETUP_TICK_INTERRUPT */\r
 183 \r
 184 /*\r
 185  * Called after the sleep mode registers have been configured, prvSleep()\r
 186  * executes the pre and post sleep macros, and actually calls the wait\r
 187  * instruction.\r
 188  */\r
 189 #if configUSE_TICKLESS_IDLE == 1\r
 190         static void prvSleep( TickType_t xExpectedIdleTime );\r
 191 #endif /* configUSE_TICKLESS_IDLE */\r
 192 \r
 193 /*-----------------------------------------------------------*/\r
 194 \r
 195 /* These is accessed by the inline assembler functions. */\r
 196 extern void *pxCurrentTCB;\r
 197 extern void vTaskSwitchContext( void );\r
 198 \r
 199 /*-----------------------------------------------------------*/\r
 200 \r
 201 /* Calculate how many clock increments make up a single tick period. */\r
 202 static const uint32_t ulMatchValueForOneTick = ( ( configPERIPHERAL_CLOCK_HZ / portCLOCK_DIVISOR ) / configTICK_RATE_HZ );\r
 203 \r
 204 #if configUSE_TICKLESS_IDLE == 1\r
 205 \r
 206         /* Holds the maximum number of ticks that can be suppressed - which is\r
 207         basically how far into the future an interrupt can be generated. Set\r
 208         during initialisation.  This is the maximum possible value that the\r
 209         compare match register can hold divided by ulMatchValueForOneTick. */\r
 210         static const TickType_t xMaximumPossibleSuppressedTicks = USHRT_MAX / ( ( configPERIPHERAL_CLOCK_HZ / portCLOCK_DIVISOR ) / configTICK_RATE_HZ );\r
 211 \r
 212         /* Flag set from the tick interrupt to allow the sleep processing to know if\r
 213         sleep mode was exited because of a tick interrupt, or an interrupt\r
 214         generated by something else. */\r
 215         static volatile uint32_t ulTickFlag = pdFALSE;\r
 216 \r
 217         /* The CMT counter is stopped temporarily each time it is re-programmed.\r
 218         The following constant offsets the CMT counter match value by the number of\r
 219         CMT     counts that would typically be missed while the counter was stopped to\r
 220         compensate for the lost time.  The large difference between the divided CMT\r
 221         clock and the CPU clock means it is likely ulStoppedTimerCompensation will\r
 222         equal zero - and be optimised away. */\r
 223         static const uint32_t ulStoppedTimerCompensation = 100UL / ( configCPU_CLOCK_HZ / ( configPERIPHERAL_CLOCK_HZ / portCLOCK_DIVISOR ) );\r
 224 \r
 225 #endif\r
 226 \r
 227 /*-----------------------------------------------------------*/\r
 228 \r
 229 /*\r
 230  * See header file for description.\r
 231  */\r
 232 StackType_t *pxPortInitialiseStack( StackType_t *pxTopOfStack, TaskFunction_t pxCode, void *pvParameters )\r
 233 {\r
 234         /* Offset to end up on 8 byte boundary. */\r
 235         pxTopOfStack--;\r
 236 \r
 237         /* R0 is not included as it is the stack pointer. */\r
 238         *pxTopOfStack = 0x00;\r
 239         pxTopOfStack--;\r
 240     *pxTopOfStack = 0x00;\r
 241         pxTopOfStack--;\r
 242         *pxTopOfStack = portINITIAL_PSW;\r
 243         pxTopOfStack--;\r
 244         *pxTopOfStack = ( StackType_t ) pxCode;\r
 245 \r
 246         /* When debugging it can be useful if every register is set to a known\r
 247         value.  Otherwise code space can be saved by just setting the registers\r
 248         that need to be set. */\r
 249         #ifdef USE_FULL_REGISTER_INITIALISATION\r
 250         {\r
 251                 pxTopOfStack--;\r
 252                 *pxTopOfStack = 0x12345678;     /* r15. */\r
 253                 pxTopOfStack--;\r
 254                 *pxTopOfStack = 0xaaaabbbb;\r
 255                 pxTopOfStack--;\r
 256                 *pxTopOfStack = 0xdddddddd;\r
 257                 pxTopOfStack--;\r
 258                 *pxTopOfStack = 0xcccccccc;\r
 259                 pxTopOfStack--;\r
 260                 *pxTopOfStack = 0xbbbbbbbb;\r
 261                 pxTopOfStack--;\r
 262                 *pxTopOfStack = 0xaaaaaaaa;\r
 263                 pxTopOfStack--;\r
 264                 *pxTopOfStack = 0x99999999;\r
 265                 pxTopOfStack--;\r
 266                 *pxTopOfStack = 0x88888888;\r
 267                 pxTopOfStack--;\r
 268                 *pxTopOfStack = 0x77777777;\r
 269                 pxTopOfStack--;\r
 270                 *pxTopOfStack = 0x66666666;\r
 271                 pxTopOfStack--;\r
 272                 *pxTopOfStack = 0x55555555;\r
 273                 pxTopOfStack--;\r
 274                 *pxTopOfStack = 0x44444444;\r
 275                 pxTopOfStack--;\r
 276                 *pxTopOfStack = 0x33333333;\r
 277                 pxTopOfStack--;\r
 278                 *pxTopOfStack = 0x22222222;\r
 279                 pxTopOfStack--;\r
 280         }\r
 281         #else\r
 282         {\r
 283                 /* Leave space for the registers that will get popped from the stack\r
 284                 when the task first starts executing. */\r
 285                 pxTopOfStack -= 15;\r
 286         }\r
 287         #endif\r
 288 \r
 289         *pxTopOfStack = ( StackType_t ) pvParameters; /* R1 */\r
 290         pxTopOfStack--;\r
 291         *pxTopOfStack = 0x12345678; /* Accumulator. */\r
 292         pxTopOfStack--;\r
 293         *pxTopOfStack = 0x87654321; /* Accumulator. */\r
 294 \r
 295         return pxTopOfStack;\r
 296 }\r
 297 /*-----------------------------------------------------------*/\r
 298 \r
 299 BaseType_t xPortStartScheduler( void )\r
 300 {\r
 301         /* Use pxCurrentTCB just so it does not get optimised away. */\r
 302         if( pxCurrentTCB != NULL )\r
 303         {\r
 304                 /* Call an application function to set up the timer that will generate\r
 305                 the tick interrupt.  This way the application can decide which\r
 306                 peripheral to use.  If tickless mode is used then the default\r
 307                 implementation defined in this file (which uses CMT0) should not be\r
 308                 overridden. */\r
 309                 configSETUP_TICK_INTERRUPT();\r
 310 \r
 311                 /* Enable the software interrupt. */\r
 312                 _IEN( _ICU_SWINT ) = 1;\r
 313 \r
 314                 /* Ensure the software interrupt is clear. */\r
 315                 _IR( _ICU_SWINT ) = 0;\r
 316 \r
 317                 /* Ensure the software interrupt is set to the kernel priority. */\r
 318                 _IPR( _ICU_SWINT ) = configKERNEL_INTERRUPT_PRIORITY;\r
 319 \r
 320                 /* Start the first task. */\r
 321                 prvStartFirstTask();\r
 322         }\r
 323 \r
 324         /* Execution should not reach here as the tasks are now running!\r
 325         prvSetupTimerInterrupt() is called here to prevent the compiler outputting\r
 326         a warning about a statically declared function not being referenced in the\r
 327         case that the application writer has provided their own tick interrupt\r
 328         configuration routine (and defined configSETUP_TICK_INTERRUPT() such that\r
 329         their own routine will be called in place of prvSetupTimerInterrupt()). */\r
 330         prvSetupTimerInterrupt();\r
 331 \r
 332         /* Just to make sure the function is not optimised away. */\r
 333         ( void ) vSoftwareInterruptISR();\r
 334 \r
 335         /* Should not get here. */\r
 336         return pdFAIL;\r
 337 }\r
 338 /*-----------------------------------------------------------*/\r
 339 \r
 340 #pragma inline_asm prvStartFirstTask\r
 341 static void prvStartFirstTask( void )\r
 342 {\r
 343         /* When starting the scheduler there is nothing that needs moving to the\r
 344         interrupt stack because the function is not called from an interrupt.\r
 345         Just ensure the current stack is the user stack. */\r
 346         SETPSW  U\r
 347 \r
 348         /* Obtain the location of the stack associated with which ever task\r
 349         pxCurrentTCB is currently pointing to. */\r
 350         MOV.L   #_pxCurrentTCB, R15\r
 351         MOV.L   [R15], R15\r
 352         MOV.L   [R15], R0\r
 353 \r
 354         /* Restore the registers from the stack of the task pointed to by\r
 355         pxCurrentTCB. */\r
 356     POP         R15\r
 357     MVTACLO     R15             /* Accumulator low 32 bits. */\r
 358     POP         R15\r
 359     MVTACHI     R15             /* Accumulator high 32 bits. */\r
 360     POPM        R1-R15          /* R1 to R15 - R0 is not included as it is the SP. */\r
 361     RTE                                 /* This pops the remaining registers. */\r
 362     NOP\r
 363     NOP\r
 364 }\r
 365 /*-----------------------------------------------------------*/\r
 366 \r
 367 #pragma interrupt ( prvTickISR( vect = configTICK_VECTOR, enable ) )\r
 368 void prvTickISR( void )\r
 369 {\r
 370         /* Increment the tick, and perform any processing the new tick value\r
 371         necessitates. */\r
 372         set_ipl( configMAX_SYSCALL_INTERRUPT_PRIORITY );\r
 373         {\r
 374                 if( xTaskIncrementTick() != pdFALSE )\r
 375                 {\r
 376                         taskYIELD();\r
 377                 }\r
 378         }\r
 379         set_ipl( configKERNEL_INTERRUPT_PRIORITY );\r
 380 \r
 381         #if configUSE_TICKLESS_IDLE == 1\r
 382         {\r
 383                 /* The CPU woke because of a tick. */\r
 384                 ulTickFlag = pdTRUE;\r
 385 \r
 386                 /* If this is the first tick since exiting tickless mode then the CMT\r
 387                 compare match value needs resetting. */\r
 388                 CMT0.CMCOR = ( uint16_t ) ulMatchValueForOneTick;\r
 389         }\r
 390         #endif\r
 391 }\r
 392 /*-----------------------------------------------------------*/\r
 393 \r
 394 void vSoftwareInterruptISR( void )\r
 395 {\r
 396         prvYieldHandler();\r
 397 }\r
 398 /*-----------------------------------------------------------*/\r
 399 \r
 400 #pragma inline_asm prvYieldHandler\r
 401 static void prvYieldHandler( void )\r
 402 {\r
 403         /* Re-enable interrupts. */\r
 404         SETPSW  I\r
 405 \r
 406         /* Move the data that was automatically pushed onto the interrupt stack\r
 407         when the interrupt occurred from the interrupt stack to the user stack.\r
 408 \r
 409         R15 is saved before it is clobbered. */\r
 410         PUSH.L  R15\r
 411 \r
 412         /* Read the user stack pointer. */\r
 413         MVFC    USP, R15\r
 414 \r
 415         /* Move the address down to the data being moved. */\r
 416         SUB             #12, R15\r
 417         MVTC    R15, USP\r
 418 \r
 419         /* Copy the data across. */\r
 420         MOV.L   [ R0 ], [ R15 ] ; R15\r
 421         MOV.L   4[ R0 ], 4[ R15 ]  ; PC\r
 422         MOV.L   8[ R0 ], 8[ R15 ]  ; PSW\r
 423 \r
 424         /* Move the interrupt stack pointer to its new correct position. */\r
 425         ADD     #12, R0\r
 426 \r
 427         /* All the rest of the registers are saved directly to the user stack. */\r
 428         SETPSW  U\r
 429 \r
 430         /* Save the rest of the general registers (R15 has been saved already). */\r
 431         PUSHM   R1-R14\r
 432 \r
 433         /* Save the accumulator. */\r
 434         MVFACHI R15\r
 435         PUSH.L  R15\r
 436         MVFACMI R15     ; Middle order word.\r
 437         SHLL    #16, R15 ; Shifted left as it is restored to the low order word.\r
 438         PUSH.L  R15\r
 439 \r
 440         /* Save the stack pointer to the TCB. */\r
 441         MOV.L   #_pxCurrentTCB, R15\r
 442         MOV.L   [ R15 ], R15\r
 443         MOV.L   R0, [ R15 ]\r
 444 \r
 445         /* Ensure the interrupt mask is set to the syscall priority while the\r
 446         kernel structures are being accessed. */\r
 447         MVTIPL  #configMAX_SYSCALL_INTERRUPT_PRIORITY\r
 448 \r
 449         /* Select the next task to run. */\r
 450         BSR.A   _vTaskSwitchContext\r
 451 \r
 452         /* Reset the interrupt mask as no more data structure access is\r
 453         required. */\r
 454         MVTIPL  #configKERNEL_INTERRUPT_PRIORITY\r
 455 \r
 456         /* Load the stack pointer of the task that is now selected as the Running\r
 457         state task from its TCB. */\r
 458         MOV.L   #_pxCurrentTCB,R15\r
 459         MOV.L   [ R15 ], R15\r
 460         MOV.L   [ R15 ], R0\r
 461 \r
 462         /* Restore the context of the new task.  The PSW (Program Status Word) and\r
 463         PC will be popped by the RTE instruction. */\r
 464         POP             R15\r
 465         MVTACLO R15\r
 466         POP             R15\r
 467         MVTACHI R15\r
 468         POPM    R1-R15\r
 469         RTE\r
 470         NOP\r
 471         NOP\r
 472 }\r
 473 /*-----------------------------------------------------------*/\r
 474 \r
 475 void vPortEndScheduler( void )\r
 476 {\r
 477         /* Not implemented in ports where there is nothing to return to.\r
 478         Artificially force an assert. */\r
 479         configASSERT( pxCurrentTCB == NULL );\r
 480 \r
 481         /* The following line is just to prevent the symbol getting optimised away. */\r
 482         ( void ) vTaskSwitchContext();\r
 483 }\r
 484 /*-----------------------------------------------------------*/\r
 485 \r
 486 static void prvSetupTimerInterrupt( void )\r
 487 {\r
 488         /* Unlock. */\r
 489         SYSTEM.PRCR.WORD = portUNLOCK_KEY;\r
 490 \r
 491         /* Enable CMT0. */\r
 492         MSTP( CMT0 ) = 0;\r
 493 \r
 494         /* Lock again. */\r
 495         SYSTEM.PRCR.WORD = portLOCK_KEY;\r
 496 \r
 497         /* Interrupt on compare match. */\r
 498         CMT0.CMCR.BIT.CMIE = 1;\r
 499 \r
 500         /* Set the compare match value. */\r
 501         CMT0.CMCOR = ( uint16_t ) ulMatchValueForOneTick;\r
 502 \r
 503         /* Divide the PCLK. */\r
 504         #if portCLOCK_DIVISOR == 512\r
 505         {\r
 506                 CMT0.CMCR.BIT.CKS = 3;\r
 507         }\r
 508         #elif portCLOCK_DIVISOR == 128\r
 509         {\r
 510                 CMT0.CMCR.BIT.CKS = 2;\r
 511         }\r
 512         #elif portCLOCK_DIVISOR == 32\r
 513         {\r
 514                 CMT0.CMCR.BIT.CKS = 1;\r
 515         }\r
 516         #elif portCLOCK_DIVISOR == 8\r
 517         {\r
 518                 CMT0.CMCR.BIT.CKS = 0;\r
 519         }\r
 520         #else\r
 521         {\r
 522                 #error Invalid portCLOCK_DIVISOR setting\r
 523         }\r
 524         #endif\r
 525 \r
 526 \r
 527         /* Enable the interrupt... */\r
 528         _IEN( _CMT0_CMI0 ) = 1;\r
 529 \r
 530         /* ...and set its priority to the application defined kernel priority. */\r
 531         _IPR( _CMT0_CMI0 ) = configKERNEL_INTERRUPT_PRIORITY;\r
 532 \r
 533         /* Start the timer. */\r
 534         CMT.CMSTR0.BIT.STR0 = 1;\r
 535 }\r
 536 /*-----------------------------------------------------------*/\r
 537 \r
 538 #if configUSE_TICKLESS_IDLE == 1\r
 539 \r
 540         static void prvSleep( TickType_t xExpectedIdleTime )\r
 541         {\r
 542                 /* Allow the application to define some pre-sleep processing. */\r
 543                 configPRE_SLEEP_PROCESSING( xExpectedIdleTime );\r
 544 \r
 545                 /* xExpectedIdleTime being set to 0 by configPRE_SLEEP_PROCESSING()\r
 546                 means the application defined code has already executed the WAIT\r
 547                 instruction. */\r
 548                 if( xExpectedIdleTime > 0 )\r
 549                 {\r
 550                         wait();\r
 551                 }\r
 552 \r
 553                 /* Allow the application to define some post sleep processing. */\r
 554                 configPOST_SLEEP_PROCESSING( xExpectedIdleTime );\r
 555         }\r
 556 \r
 557 #endif /* configUSE_TICKLESS_IDLE */\r
 558 /*-----------------------------------------------------------*/\r
 559 \r
 560 #if configUSE_TICKLESS_IDLE == 1\r
 561 \r
 562         void vPortSuppressTicksAndSleep( TickType_t xExpectedIdleTime )\r
 563         {\r
 564         uint32_t ulMatchValue, ulCompleteTickPeriods, ulCurrentCount;\r
 565         eSleepModeStatus eSleepAction;\r
 566 \r
 567                 /* THIS FUNCTION IS CALLED WITH THE SCHEDULER SUSPENDED. */\r
 568 \r
 569                 /* Make sure the CMT reload value does not overflow the counter. */\r
 570                 if( xExpectedIdleTime > xMaximumPossibleSuppressedTicks )\r
 571                 {\r
 572                         xExpectedIdleTime = xMaximumPossibleSuppressedTicks;\r
 573                 }\r
 574 \r
 575                 /* Calculate the reload value required to wait xExpectedIdleTime tick\r
 576                 periods. */\r
 577                 ulMatchValue = ulMatchValueForOneTick * xExpectedIdleTime;\r
 578                 if( ulMatchValue > ulStoppedTimerCompensation )\r
 579                 {\r
 580                         /* Compensate for the fact that the CMT is going to be stopped\r
 581                         momentarily. */\r
 582                         ulMatchValue -= ulStoppedTimerCompensation;\r
 583                 }\r
 584 \r
 585                 /* Stop the CMT momentarily.  The time the CMT is stopped for is\r
 586                 accounted for as best it can be, but using the tickless mode will\r
 587                 inevitably result in some tiny drift of the time maintained by the\r
 588                 kernel with respect to calendar time. */\r
 589                 CMT.CMSTR0.BIT.STR0 = 0;\r
 590                 while( CMT.CMSTR0.BIT.STR0 == 1 )\r
 591                 {\r
 592                         /* Nothing to do here. */\r
 593                 }\r
 594 \r
 595                 /* Critical section using the global interrupt bit as the i bit is\r
 596                 automatically reset by the WAIT instruction. */\r
 597                 clrpsw_i();\r
 598 \r
 599                 /* The tick flag is set to false before sleeping.  If it is true when\r
 600                 sleep mode is exited then sleep mode was probably exited because the\r
 601                 tick was suppressed for the entire xExpectedIdleTime period. */\r
 602                 ulTickFlag = pdFALSE;\r
 603 \r
 604                 /* If a context switch is pending then abandon the low power entry as\r
 605                 the context switch might have been pended by an external interrupt that\r
 606                 requires processing. */\r
 607                 eSleepAction = eTaskConfirmSleepModeStatus();\r
 608                 if( eSleepAction == eAbortSleep )\r
 609                 {\r
 610                         /* Restart tick. */\r
 611                         CMT.CMSTR0.BIT.STR0 = 1;\r
 612                         setpsw_i();\r
 613                 }\r
 614                 else if( eSleepAction == eNoTasksWaitingTimeout )\r
 615                 {\r
 616                     /* Protection off. */\r
 617                     SYSTEM.PRCR.WORD = portUNLOCK_KEY;\r
 618 \r
 619                     /* Ready for software standby with all clocks stopped. */\r
 620                         SYSTEM.SBYCR.BIT.SSBY = 1;\r
 621 \r
 622                     /* Protection on. */\r
 623                     SYSTEM.PRCR.WORD = portLOCK_KEY;\r
 624 \r
 625                         /* Sleep until something happens.  Calling prvSleep() will\r
 626                         automatically reset the i bit in the PSW. */\r
 627                         prvSleep( xExpectedIdleTime );\r
 628 \r
 629                         /* Restart the CMT. */\r
 630                         CMT.CMSTR0.BIT.STR0 = 1;\r
 631                 }\r
 632                 else\r
 633                 {\r
 634                     /* Protection off. */\r
 635                     SYSTEM.PRCR.WORD = portUNLOCK_KEY;\r
 636 \r
 637                     /* Ready for deep sleep mode. */\r
 638                         SYSTEM.MSTPCRC.BIT.DSLPE = 1;\r
 639                         SYSTEM.MSTPCRA.BIT.MSTPA28 = 1;\r
 640                         SYSTEM.SBYCR.BIT.SSBY = 0;\r
 641 \r
 642                     /* Protection on. */\r
 643                     SYSTEM.PRCR.WORD = portLOCK_KEY;\r
 644 \r
 645                     /* Adjust the match value to take into account that the current\r
 646                         time slice is already partially complete. */\r
 647                         ulMatchValue -= ( uint32_t ) CMT0.CMCNT;\r
 648                         CMT0.CMCOR = ( uint16_t ) ulMatchValue;\r
 649 \r
 650                         /* Restart the CMT to count up to the new match value. */\r
 651                         CMT0.CMCNT = 0;\r
 652                         CMT.CMSTR0.BIT.STR0 = 1;\r
 653 \r
 654                         /* Sleep until something happens.  Calling prvSleep() will\r
 655                         automatically reset the i bit in the PSW. */\r
 656                         prvSleep( xExpectedIdleTime );\r
 657 \r
 658                         /* Stop CMT.  Again, the time the SysTick is stopped for is\r
 659                         accounted for as best it can be, but using the tickless mode will\r
 660                         inevitably result in some tiny drift of the time maintained by the\r
 661                         kernel with     respect to calendar time. */\r
 662                         CMT.CMSTR0.BIT.STR0 = 0;\r
 663                         while( CMT.CMSTR0.BIT.STR0 == 1 )\r
 664                         {\r
 665                                 /* Nothing to do here. */\r
 666                         }\r
 667 \r
 668                         ulCurrentCount = ( uint32_t ) CMT0.CMCNT;\r
 669 \r
 670                         if( ulTickFlag != pdFALSE )\r
 671                         {\r
 672                                 /* The tick interrupt has already executed, although because\r
 673                                 this function is called with the scheduler suspended the actual\r
 674                                 tick processing will not occur until after this function has\r
 675                                 exited.  Reset the match value with whatever remains of this\r
 676                                 tick period. */\r
 677                                 ulMatchValue = ulMatchValueForOneTick - ulCurrentCount;\r
 678                                 CMT0.CMCOR = ( uint16_t ) ulMatchValue;\r
 679 \r
 680                                 /* The tick interrupt handler will already have pended the tick\r
 681                                 processing in the kernel.  As the pending tick will be\r
 682                                 processed as soon as this function exits, the tick value\r
 683                                 maintained by the tick is stepped forward by one less than the\r
 684                                 time spent sleeping.  The actual stepping of the tick appears\r
 685                                 later in this function. */\r
 686                                 ulCompleteTickPeriods = xExpectedIdleTime - 1UL;\r
 687                         }\r
 688                         else\r
 689                         {\r
 690                                 /* Something other than the tick interrupt ended the sleep.\r
 691                                 How     many complete tick periods passed while the processor was\r
 692                                 sleeping? */\r
 693                                 ulCompleteTickPeriods = ulCurrentCount / ulMatchValueForOneTick;\r
 694 \r
 695                                 /* The match value is set to whatever fraction of a single tick\r
 696                                 period remains. */\r
 697                                 ulMatchValue = ulCurrentCount - ( ulCompleteTickPeriods * ulMatchValueForOneTick );\r
 698                                 CMT0.CMCOR = ( uint16_t ) ulMatchValue;\r
 699                         }\r
 700 \r
 701                         /* Restart the CMT so it runs up to the match value.  The match value\r
 702                         will get set to the value required to generate exactly one tick period\r
 703                         the next time the CMT interrupt executes. */\r
 704                         CMT0.CMCNT = 0;\r
 705                         CMT.CMSTR0.BIT.STR0 = 1;\r
 706 \r
 707                         /* Wind the tick forward by the number of tick periods that the CPU\r
 708                         remained in a low power state. */\r
 709                         vTaskStepTick( ulCompleteTickPeriods );\r
 710                 }\r
 711         }\r
 712 \r
 713 #endif /* configUSE_TICKLESS_IDLE */\r
 714 \r