git.sur5r.net Git - freertos/blob - Source/portable/GCC/ARM7_AT91FR40008/port.c

   1 /*\r
   2         FreeRTOS V4.0.1 - Copyright (C) 2003-2006 Richard Barry.\r
   3 \r
   4         This file is part of the FreeRTOS distribution.\r
   5 \r
   6         FreeRTOS is free software; you can redistribute it and/or modify\r
   7         it under the terms of the GNU General Public License as published by\r
   8         the Free Software Foundation; either version 2 of the License, or\r
   9         (at your option) any later version.\r
  10 \r
  11         FreeRTOS is distributed in the hope that it will be useful,\r
  12         but WITHOUT ANY WARRANTY; without even the implied warranty of\r
  13         MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the\r
  14         GNU General Public License for more details.\r
  15 \r
  16         You should have received a copy of the GNU General Public License\r
  17         along with FreeRTOS; if not, write to the Free Software\r
  18         Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA\r
  19 \r
  20         A special exception to the GPL can be applied should you wish to distribute\r
  21         a combined work that includes FreeRTOS, without being obliged to provide\r
  22         the source code for any proprietary components.  See the licensing section \r
  23         of http://www.FreeRTOS.org for full details of how and when the exception\r
  24         can be applied.\r
  25 \r
  26         ***************************************************************************\r
  27         See http://www.FreeRTOS.org for documentation, latest information, license \r
  28         and contact details.  Please ensure to read the configuration and relevant \r
  29         port sections of the online documentation.\r
  30         ***************************************************************************\r
  31 */\r
  32 \r
  33 \r
  34 /*-----------------------------------------------------------\r
  35  * Implementation of functions defined in portable.h for the Atmel AT91R40008\r
  36  * port.\r
  37  *\r
  38  * Components that can be compiled to either ARM or THUMB mode are\r
  39  * contained in this file.  The ISR routines, which can only be compiled\r
  40  * to ARM mode are contained in portISR.c.\r
  41  *----------------------------------------------------------*/\r
  42 \r
  43 /* Standard includes. */\r
  44 #include <stdlib.h>\r
  45 \r
  46 /* Scheduler includes. */\r
  47 #include "FreeRTOS.h"\r
  48 #include "task.h"\r
  49 \r
  50 /* Hardware specific definitions. */\r
  51 #include "AT91R40008.h"\r
  52 #include "pio.h"\r
  53 #include "aic.h"\r
  54 #include "tc.h"\r
  55 \r
  56 /* Constants required to setup the task context. */\r
  57 #define portINITIAL_SPSR                                ( ( portSTACK_TYPE ) 0x1f ) /* System mode, ARM mode, interrupts enabled. */\r
  58 #define portTHUMB_MODE_BIT                              ( ( portSTACK_TYPE ) 0x20 )\r
  59 #define portINSTRUCTION_SIZE                    ( ( portSTACK_TYPE ) 4 )\r
  60 #define portNO_CRITICAL_SECTION_NESTING ( ( portSTACK_TYPE ) 0 )\r
  61 #define portTICK_PRIORITY_6                             ( 6 )\r
  62 /*-----------------------------------------------------------*/\r
  63 \r
  64 /* Setup the timer to generate the tick interrupts. */\r
  65 static void prvSetupTimerInterrupt( void );\r
  66 \r
  67 /* \r
  68  * The scheduler can only be started from ARM mode, so \r
  69  * vPortISRStartFirstSTask() is defined in portISR.c. \r
  70  */\r
  71 extern void vPortISRStartFirstTask( void );\r
  72 \r
  73 /*-----------------------------------------------------------*/\r
  74 \r
  75 /* \r
  76  * Initialise the stack of a task to look exactly as if a call to \r
  77  * portSAVE_CONTEXT had been called.\r
  78  *\r
  79  * See header file for description. \r
  80  */\r
  81 portSTACK_TYPE *pxPortInitialiseStack( portSTACK_TYPE *pxTopOfStack, pdTASK_CODE pxCode, void *pvParameters )\r
  82 {\r
  83 portSTACK_TYPE *pxOriginalTOS;\r
  84 \r
  85         pxOriginalTOS = pxTopOfStack;\r
  86 \r
  87         /* Setup the initial stack of the task.  The stack is set exactly as \r
  88         expected by the portRESTORE_CONTEXT() macro. */\r
  89 \r
  90         /* First on the stack is the return address - which in this case is the\r
  91         start of the task.  The offset is added to make the return address appear\r
  92         as it would within an IRQ ISR. */\r
  93         *pxTopOfStack = ( portSTACK_TYPE ) pxCode + portINSTRUCTION_SIZE;               \r
  94         pxTopOfStack--;\r
  95 \r
  96         *pxTopOfStack = ( portSTACK_TYPE ) 0xaaaaaaaa;  /* R14 */\r
  97         pxTopOfStack--; \r
  98         *pxTopOfStack = ( portSTACK_TYPE ) pxOriginalTOS; /* Stack used when task starts goes in R13. */\r
  99         pxTopOfStack--;\r
 100         *pxTopOfStack = ( portSTACK_TYPE ) 0x12121212;  /* R12 */\r
 101         pxTopOfStack--; \r
 102         *pxTopOfStack = ( portSTACK_TYPE ) 0x11111111;  /* R11 */\r
 103         pxTopOfStack--; \r
 104         *pxTopOfStack = ( portSTACK_TYPE ) 0x10101010;  /* R10 */\r
 105         pxTopOfStack--; \r
 106         *pxTopOfStack = ( portSTACK_TYPE ) 0x09090909;  /* R9 */\r
 107         pxTopOfStack--; \r
 108         *pxTopOfStack = ( portSTACK_TYPE ) 0x08080808;  /* R8 */\r
 109         pxTopOfStack--; \r
 110         *pxTopOfStack = ( portSTACK_TYPE ) 0x07070707;  /* R7 */\r
 111         pxTopOfStack--; \r
 112         *pxTopOfStack = ( portSTACK_TYPE ) 0x06060606;  /* R6 */\r
 113         pxTopOfStack--; \r
 114         *pxTopOfStack = ( portSTACK_TYPE ) 0x05050505;  /* R5 */\r
 115         pxTopOfStack--; \r
 116         *pxTopOfStack = ( portSTACK_TYPE ) 0x04040404;  /* R4 */\r
 117         pxTopOfStack--; \r
 118         *pxTopOfStack = ( portSTACK_TYPE ) 0x03030303;  /* R3 */\r
 119         pxTopOfStack--; \r
 120         *pxTopOfStack = ( portSTACK_TYPE ) 0x02020202;  /* R2 */\r
 121         pxTopOfStack--; \r
 122         *pxTopOfStack = ( portSTACK_TYPE ) 0x01010101;  /* R1 */\r
 123         pxTopOfStack--; \r
 124 \r
 125         /* When the task starts is will expect to find the function parameter in\r
 126         R0. */\r
 127         *pxTopOfStack = ( portSTACK_TYPE ) pvParameters; /* R0 */\r
 128         pxTopOfStack--;\r
 129 \r
 130         /* The last thing onto the stack is the status register, which is set for\r
 131         system mode, with interrupts enabled. */\r
 132         *pxTopOfStack = ( portSTACK_TYPE ) portINITIAL_SPSR;\r
 133 \r
 134         #ifdef THUMB_INTERWORK\r
 135         {\r
 136                 /* We want the task to start in thumb mode. */\r
 137                 *pxTopOfStack |= portTHUMB_MODE_BIT;\r
 138         }\r
 139         #endif\r
 140 \r
 141         pxTopOfStack--;\r
 142 \r
 143         /* Some optimisation levels use the stack differently to others.  This \r
 144         means the interrupt flags cannot always be stored on the stack and will\r
 145         instead be stored in a variable, which is then saved as part of the\r
 146         tasks context. */\r
 147         *pxTopOfStack = portNO_CRITICAL_SECTION_NESTING;\r
 148 \r
 149         return pxTopOfStack;\r
 150 }\r
 151 /*-----------------------------------------------------------*/\r
 152 \r
 153 portBASE_TYPE xPortStartScheduler( void )\r
 154 {\r
 155         /* Start the timer that generates the tick ISR.  Interrupts are disabled\r
 156         here already. */\r
 157         prvSetupTimerInterrupt();\r
 158 \r
 159         /* Start the first task. */\r
 160         vPortISRStartFirstTask();       \r
 161 \r
 162         /* Should not get here! */\r
 163         return 0;\r
 164 }\r
 165 /*-----------------------------------------------------------*/\r
 166 \r
 167 void vPortEndScheduler( void )\r
 168 {\r
 169         /* It is unlikely that the ARM port will require this function as there\r
 170         is nothing to return to.  */\r
 171 }\r
 172 /*-----------------------------------------------------------*/\r
 173 \r
 174 /*\r
 175  * Setup the tick timer to generate the tick interrupts at the required frequency.\r
 176  */\r
 177 static void prvSetupTimerInterrupt( void )\r
 178 {\r
 179 volatile unsigned portLONG ulDummy;\r
 180 \r
 181         /* Enable clock to the tick timer... */\r
 182         AT91C_BASE_PS->PS_PCER = portTIMER_CLK_ENABLE_BIT;\r
 183 \r
 184         /* Stop the tick timer... */\r
 185         portTIMER_REG_BASE_PTR->TC_CCR = TC_CLKDIS;\r
 186 \r
 187         /* Start with tick timer interrupts disabled... */\r
 188         portTIMER_REG_BASE_PTR->TC_IDR = 0xFFFFFFFF;\r
 189 \r
 190         /* Clear any pending tick timer interrupts... */\r
 191         ulDummy = portTIMER_REG_BASE_PTR->TC_SR;\r
 192 \r
 193         /* Store interrupt handler function address in tick timer vector register...\r
 194         The ISR installed depends on whether the preemptive or cooperative\r
 195         scheduler is being used. */\r
 196         #if configUSE_PREEMPTION == 1\r
 197         {\r
 198                 extern void ( vPreemptiveTick )( void );\r
 199                 AT91C_BASE_AIC->AIC_SVR[portTIMER_AIC_CHANNEL] = ( unsigned portLONG ) vPreemptiveTick;\r
 200         }\r
 201         #else  // else use cooperative scheduler\r
 202         {\r
 203                 extern void ( vNonPreemptiveTick )( void );\r
 204                 AT91C_BASE_AIC->AIC_SVR[portTIMER_AIC_CHANNEL] = ( unsigned portLONG ) vNonPreemptiveTick;\r
 205         }\r
 206         #endif\r
 207 \r
 208         /* Tick timer interrupt level-sensitive, priority 6... */\r
 209         AT91C_BASE_AIC->AIC_SMR[ portTIMER_AIC_CHANNEL ] = AIC_SRCTYPE_INT_LEVEL_SENSITIVE | portTICK_PRIORITY_6;\r
 210 \r
 211         /* Enable the tick timer interrupt...\r
 212 \r
 213         First at timer level */\r
 214         portTIMER_REG_BASE_PTR->TC_IER = TC_CPCS;\r
 215 \r
 216         /* Then at the AIC level. */\r
 217         AT91C_BASE_AIC->AIC_IECR = (1 << portTIMER_AIC_CHANNEL);\r
 218 \r
 219         /* Calculate timer compare value to achieve the desired tick rate... */\r
 220         if( (configCPU_CLOCK_HZ / (configTICK_RATE_HZ * 2) ) <= 0xFFFF )\r
 221         {\r
 222                 /* The tick rate is fast enough for us to use the faster timer input\r
 223                 clock (main clock / 2). */\r
 224                 portTIMER_REG_BASE_PTR->TC_CMR = TC_WAVE | TC_CLKS_MCK2 | TC_BURST_NONE | TC_CPCTRG;\r
 225                 portTIMER_REG_BASE_PTR->TC_RC  = configCPU_CLOCK_HZ / (configTICK_RATE_HZ * 2);\r
 226         }\r
 227         else\r
 228         {\r
 229                 /* We must use a slower timer input clock (main clock / 8) because the\r
 230                 tick rate is too slow for the faster input clock. */\r
 231                 portTIMER_REG_BASE_PTR->TC_CMR = TC_WAVE | TC_CLKS_MCK8 | TC_BURST_NONE | TC_CPCTRG;\r
 232                 portTIMER_REG_BASE_PTR->TC_RC  = configCPU_CLOCK_HZ / (configTICK_RATE_HZ * 8);\r
 233         }\r
 234 \r
 235         /* Start tick timer... */\r
 236         portTIMER_REG_BASE_PTR->TC_CCR = TC_SWTRG | TC_CLKEN;\r
 237 }\r
 238 /*-----------------------------------------------------------*/\r
 239 \r